PATENT Docket No. 204552018400

CERTIFICATE OF HAND DELIVERY

I hereby certify that this correspondence is being hand filed with the United States Patent and Trademark Office in Washington, D.C. on June 21

2000.

Jinrong Li

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In the application of:

Yasuaki HIRANO

Serial No.:

to be assigned

Filing Date:

June 21, 2000

For:

ERASE METHOD FOR

NONVOLATILE SEMICONDUCTOR

STORAGE DEVICE AND ROW

DECODER CIRCUIT FOR FULFILLING THE METHOD

Examiner: to be assigned

Group Art Unit: to be assigned



## TRANSMITTAL OF PRIORITY DOCUMENT

Commissioner for Patents Washington, D.C. 20231

Sir:

Under the provisions of 35 USC 119, applicant hereby claims the benefit of the filing of Japanese patent application No. 11-173880, filed June 21, 1999.

A certified copy of the priority document is attached to perfect applicant's claim for priority.

It is respectfully requested that the receipt of this certified copy attached hereto be acknowledged in this application.

dc-213832

In the event that the transmittal letter is separated from this document and the Patent and Trademark Office determines that an extension and/or other relief is required, applicant petitions for any required relief including extensions of time and authorizes the Commissioner to charge the cost of such petitions and/or other fees due in connection with the filing of this document to **Deposit Account No. 03-1952**. However, the Commissioner is not authorized to charge the cost of the issue fee to the Deposit Account.

Dated: June 21, 2000

Respectfully submitted,

By

Barry E. Bretschneider Registration No. 28,055

Morrison & Foerster LLP 2000 Pennsylvania Avenue, N.W. Washington, D.C. 20006-1888 Telephone: (202) 887-1545

Facsimile: (202) 887-0763

# 日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1999年 6月21日

出 願 番 号 Application Number:


平成11年特許願第173880号

シャープ株式会社

1c851 U.S. PTO 09/598384 06/21/00

2000年 3月10日

特許庁長官 Commissioner, Patent Office 近藤隆



【書類名】

特許願

【整理番号】

165852

【提出日】

平成11年 6月21日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/10

H01L 29/78

G11C 16/06

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

平野 恭章

【特許出願人】

【識別番号】

000005049

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号

【氏名又は名称】

シャープ株式会社

【代理人】

【識別番号】

100062144

【弁理士】

【氏名又は名称】

青山 葆

【選任した代理人】

【識別番号】

100084146

【弁理士】

【氏名又は名称】

山崎 宏

【手数料の表示】

【予納台帳番号】

013262

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

1

【物件名】

要約書 1

【包括委任状番号】 9003079

【プルーフの要否】 要

## 【書類名】 明細書

【発明の名称】 不揮発性半導体記憶装置の消去方法およびそれを実現するロウ デコーダ回路

## 【特許請求の範囲】

【請求項1】 制御ゲート,浮遊ゲート,ドレインおよびソースを有して電気的に情報の書き込みおよび消去が可能な浮遊ゲート電界効果トランジスタが基板あるいはウェル上にマトリクス状に配置され、行方向に配列された各浮遊ゲート電界効果トランジスタの制御ゲートに接続された複数の行線と、列方向に配列された各浮遊ゲート電界効果トランジスタのドレインおよびソースに接続された複数の列線を有する不揮発性半導体記憶装置の消去方法であって、

上記書き込みおよび消去の何れにもファウラーーノルドハイムトンネル現象を 用い、

上記消去時には、上記基板あるいはウェルに負の第1電圧を印加すると共に、 選択行線には正の電圧を印加する一方、非選択行線には負の第2電圧を印加する ことを特徴とする不揮発性半導体記憶装置の消去方法。

【請求項2】 請求項1に記載の不揮発性半導体記憶装置の消去方法において、

上記負の第2電圧の絶対値は、上記負の第1電圧の絶対値以下であることを特 徴とする不揮発性半導体記憶装置の消去方法。

【請求項3】 書き込みモード,読み出しモードおよび消去モード毎に、アドレス信号に基づいて定まる不揮発性半導体記憶装置の選択ワード線と非選択ワード線とに選択電圧と非選択電圧を印加するロウデコーダであって、

上記各モード毎に、上記アドレス信号に基づいて定まる選択非選択情報に応じ た制御電圧を出力する制御電圧出力手段と、

上記各モード毎に、上記アドレス信号に基づいて定まる選択状態に応じた選択 電圧を出力する選択電圧出力手段と、

上記各モード毎に、上記アドレス信号に基づいて定まる非選択状態に応じた非 選択電圧を出力する非選択電圧出力手段と、

上記制御電圧出力手段からの制御電圧に基づいて、上記消去モード時には、上

記選択電圧出力手段からの選択電圧あるいは上記非選択電圧出力手段からの非選択電圧の何れかを選択して、上記選択電圧を選択ワード線に出力する一方、上記 非選択電圧を非選択ワード線に出力する印加電圧選択手段を備えたことを特徴と するロウデコーダ。

【請求項4】 書き込みモード,読み出しモードおよび消去モード毎に、アドレス信号に基づいて定まる不揮発性半導体記憶装置の選択ワード線と非選択ワード線とに選択電圧と非選択電圧を印加するロウデコーダであって、

上記各モード毎に、上記アドレス信号に基づいて定まる選択非選択情報に応じ た制御電圧を出力する制御電圧出力手段と、

上記各モード毎に、上記アドレス信号に基づいて定まる選択状態に応じた所定 電圧以上の高電圧を出力する高電圧出力手段と、

上記各モード毎に、上記アドレス信号に基づいて定まる非選択状態に応じた上 記高電圧よりも低い低電圧を出力する低電圧出力手段と、

上記制御電圧出力手段からの制御電圧に基づいて、上記消去モード時には、上記高電圧出力手段からの高電圧あるいは上記低電圧出力手段からの低電圧の何れかを選択して、上記高電圧を上記選択電圧として選択ワード線に出力する一方、上記低電圧を上記非選択電圧として非選択ワード線に出力する印加電圧選択手段を備えたことを特徴とするロウデコーダ。

【請求項5】 請求項3あるいは請求項4に記載のロウデコーダにおいて、 上記消去モード時における上記選択電圧は正の電圧である一方、上記非選択電 圧は負の電圧であり、

上記非選択電圧の絶対値は、上記不揮発性半導体記憶装置の基板あるいはウェルに印加される負の電圧の絶対値以下であることを特徴とするロウデコーダ。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、特に浮遊ゲート型不揮発性半導体記憶装置の消去時のディスターブを防止する不揮発性半導体記憶装置のイレース方法、および、それを実現するロウデコーダ回路に関する。

[0002]

## 【従来の技術】

近年、フラッシュメモリの高集積化に伴って低消費電力化が求められている。 そのために、書き込み(プログラム)や消去(イレース)の動作時にFN(ファウラーーノルドハイム)トンネル現象を用いることによって、低消費電力化を図る試みが多く成されてきている。このように、書き込みおよび消去にFNトンネル現象を用いるフラッシュメモリをFN-FNタイプのフラッシュメモリと呼ぶ。

[0003]

一方、上記フラッシュメモリの分類は、メモリセルアレイの構成の違い等によっても行われる。以下に主な分類を4つ挙げる。

[0004]

- [1] 電気情報通信学会信学技報、ICD93-128,p37,1993 "3 V単一電源 6 4 M ビットフラッシュメモリ用AND型セル"で報告されているAND型フラッシュ メモリ。
- [2] 電気情報通信学会信学技報、ICD93-26,p15,1993 "3 V単一電源DINO R型フラッシュメモリ"で報告されているDINOR型フラッシュメモリ。
- [3] Technical Digest,pp263-266,1995 "A Novel Dual String NOR(DuS NOR)Memory Cell Technology Scalable to the 256Mbit and 1Gbit Flash Memories"で報告されているDuSNOR型フラッシュメモリ
- [4] IEDM Technical Digest,pp269-270,1995 "A New Cell Structure for Sub-quarter Micron High Density Flash Memory" ≫

電気情報通信学会信学技報、ICD97-21,p37,1997 "ACT型フラッシュメモリのセンス方式の検討"で報告されているACT(アシメトリカル・コンタクトレス・トランジスタ)型フラッシュメモリ

等が各社から発表されている。

[0005]

上記各フラッシュメモリにおいては、メモリセルに電気的にプログラムおよび イレースが可能であるが、プログラム動作時およびイレース動作時に選択セルの ドレイン/ソースまたはゲートに電圧が印加される一方、非選択メモリセルのド レイン/ソースまたはゲートにも電圧が印加される。その場合、上記電圧印加の 影響によって、非選択メモリセルの閾値も変化するため誤リードが生じる恐れが ある。

#### [0006]

近年、上記イレース時に、フラッシュメモリ内部で用いられる電圧の絶対値を 低減させるために、基板(ウェル)に負の電圧を印加する方式が用いられるように なってきている。このように、プロラム動作時およびイレース動作時に基板(ウ エル)に対して電圧が印加されると、この印加電圧が上述のごとく非選択メモリ セルを軽いイレース状態にするために非選択メモリセルの閾値に悪影響を与える ことになる。以下、このような現象を基板ディスターブと称する。この基板ディ スターブは、フラッシュメモリが大容量化するにつれて厳しくなる傾向にある。

#### [0007]

この基板ディスターブをACT型フラッシュメモリを例に説明する。まず、ACT型フラッシュメモリの動作原理を、図19に示すメモリセルに基づいて説明する。

#### [0008]

ACT型フラッシュメモリは、コントロールゲート1,層間絶縁膜2,フローテイングゲート3およびトンネル酸化膜4を、基板(P形ウェル)5に設けたドレイン6とソース7上に跨がるように層状に形成して構成されている。ここで、ドレイン6とソース7とでは、ドナー濃度が異なるようになっている。そして、フローティングゲート3から電子を引き抜くプログラム動作の場合には、コントロールゲート1に負の電圧Vnw(-8 V)を印加し、ドレイン6に正の電圧Vpp(+5 V)を印加し、ソース7をフローティング状態として、上記FNトンネル現象によってフローティングゲート3から電子を引き抜く。これによって、書き込まれるベきメモリセルの閾値を約1.5 V程度まで下げる。

## [0009]

また、上記フローティングゲート3に電子を注入するイレース動作の場合は、 コントロールゲート1に正の電圧 V pe(+10V)を印加し、ソース7に負の電圧 Vns(-8V)を印加し、ドレイン6をフローティング状態として、FNトンネル 現象によってフローティングゲート3に電子を注入する。したがって、消去すべきセルの閾値が増加して約4 V以上にまで高められる。このように、上記ACTフラッシュメモリである。

## [0010]

また、リード動作の場合には、コントロールゲート1に3 Vの電圧を印加し、ドレイン6に1 Vの電圧を印加し、ソース7に0 Vの電圧を印加して、セルに流れる電流を別途センス回路によってセンスし、データを読み出すのである。

## [0011]

表1に、上記プログラム,イレースおよびリードの場合の印加電圧をまとめて示す。

## 【表1】

## フラッシュメモリの印加雷圧

	コントロー/ル ゲート	ドレイン	ソース	基板 (P形ウェル)
プログラム	-8V	5 V	オープン	ov
イレース	1 OV	-8V	-8V	-8V
リード	3V	1 V	ov	OV

## [0012]

次に、イレース時の基板ディスターブを説明するために、図1に示すアレイ構成を用いてイレース時の動作について更に詳細に述べる。図1に模式的に示すように、ACT型フラッシュメモリのアレイ構成は、同一ビット線BLを2つのメモリセルが共有する仮想接地型アレイ構成をとっている。そして、各ビット線を共有し、且つ、サブビット線(SBL0,SBL1,SBL2,…)に拡散層を用いることによって、コンタクト数を減少させてアレイ面積を著しく減少させ、高集積化を可能にしている。

## [0013]

ここで、BL0~BL4096はメインビット線であり、SBL0~SBL4096は拡散層で形成されたサブビット線(メインビット線BL0~BL4096とは階層が異なる)であり、WL0~WL63はワード線である。また、SG0,SG1は、ワード線WL0~WL31でなるブロック1とワード線WL32~WL63でなるブロック2と

を選択するためのセレクトトランジスタのゲート線である。尚、図中■印部は、メインビット線BLとサブビット線SBLとのコンタクト部を表わしている。また、隣接するメモリセルに共通のサブビット線SBLに接続されるドレイン側とソース側ではドナー濃度を異にしている。

#### [0014]

図21に、ACT型フラッシュメモリ素子の断面を模式的に示す。上方よりワード線(コントロールゲート1)WL,層間絶縁膜2,フローティングゲート(FG)3およびサブビット線(拡散層)SBLが、層状に配置されている。そして、隣合うフローティングゲート3,3の端部下方に共通に設けられたサブビット線SBLは、そのドレイン6側とソース7側とでドナー濃度を異にしている。

#### [0015]

上記構成を有するACT型フラッシュメモリの場合にはイレース動作を上記ブロック単位で行なう。つまり、イレース時には、メモリセルの閾値を高めるために、選択ブロック(ここではブロック0)のコントロールゲート1につながるワード線WL0~WL31に、+10Vの電圧を印加する。さらに、基板(ウェル)5とメインビット線BL0~BL4096に-8Vを印加する。この場合、ゲート線SG0の電圧は0Vでセレクトトランジスタはオンしており、拡散層で形成されたサブビット線SBL0~SBL4096には-8Vが出力される。このことによって、各メモリセルのフローティングゲート1とチャネル間には高電界が発生し、FNトンネル現象によって電子がフローティングゲート1に注入されて、メモリセルの閾値は4V以上に上昇するのである。

## [0016]

一方、非選択のブロック(ここではブロック1)では、ワード線WL32~WL63にVss(0V)が印加される。また、ゲート線SG1には-8Vが印加されてセレクトトランジスタはオフ状態となる。そのために、ゲート線SG1に係るセレクトトランジスタに接続されたサブビット線SBL0~SBL4096はフローティング状態となる。この場合、基板(ウエル)5は全メモリセルに共通であるため-8Vが印加されており、フローティングゲート1と基板(ウェル)5との間にも、上記選択ブロック程ではないが電界が発生することになる。これによって、フロー

ティングゲート1に電子が注入されるのである。

[0017]

このような非選択ブロックでのフローティングゲート1への電子の注入は、閾値の低いプログラム状態のメモリセル(つまり、データ「0」のメモリセル)で顕著に発生する。

[0018]

以下、上記基板ディスターブについて、例えばブロックサイズが16KBのブロックが512個存在する64Mフラッシュメモリに関して考えてみる。各ブロックに100万回の書き換えが行われた場合、各イレース時間を2msとすると、非選択ブロックに印加される時間の累計であるディスターブ時間は、式(1)

5 1 1 × 1 0 0 万回× 2 ms ≒ 1 0 <sup>6</sup>秒 ... (1) で表すことができる。

[0019]

[0020]

また、上述のように、イレース時に基板(ウェル)5に負の電圧を印加する場合には、基板(ウェル)5に印加する負の電圧を電源電圧から昇圧させて発生させる負電圧チャージポンプが必要となる。そして、基板(ウェル)5に付随する容量は非常に大きいために、この負の電圧を発生するチャージポンプの能力を非常に大きくする必要がある。64Mフラッシュメモリを形成する場合、基板(ウェル)5に付随する容量は32000pfにもなり、イレース時の立ち上がりを100μs以下とすると(イレースパルス時間が1msであり立ち上がりに10%の時間が必要と仮定)約30mAの電流が必要となる。

[0021]

さらに、一般的にチャージポンプの効率は低く、特に負電圧を発生するチャー

ジポンプの効率は10%前後であり、面積は大きくなる。従って、上記チャージポンプを実現するためには、チャージポンプのレイアウトがチップ面積に対して約5%程度となり、チャージポンプのレイアウト面積が無視できない程度に大きくなる。

#### [0022]

このような、上記基板ディスターブ、および、ウェル容量の増加に伴うチャージポンプレイアウトの増加を緩和する不揮発性記憶装置が、特開平9-162373号公報に開示されている。ここで、特開平9-162373号公報に開示された不揮発性記憶装置では、例えば64Mフラッシュメモリのウェルをロウ方向に16分割するようにしている。こうすることによって、上記ディスターブ時間は、

### 31×100万回×2ms=62000秒

となり、図20から分かるように、ディスターブ時間である62000秒後であってもプログラム状態のメモリセルの閾値は約2Vの状態を保ち、リード時におけるセンス回路のRef電圧以下であるので正常なリードが可能になるのである。また、分割された各ウェルの容量は2000pf程度となり、チャージポンプの電流供給能力も低減される。したがって、チャージポンプ形成に必要な面積も、チップ面積に対して1%以下に低減することが可能となる。

#### [0023]

## 【発明が解決しようとする課題】

しかしながら、上記特開平9-162373号公報に開示された不揮発性記憶装置においては、以下のような問題がある。すなわち、ウェルを分離すると分離領域を設ける必要が生じ、メモリセルアレイの面積が増加してチップ面積が8%程度増加する。このことから、ウェルを分離する方式では、基板ディスターブのマージンを稼ぐことはできるのであるが、全体のチップ面積を増加させると言う問題がある。

#### [0024]

然も、ディスターブが完全に無くなるわけではなく、プログラムやイレース等の書き換えによる電圧印加がストレスとなって、例えば100万回の書き換えを

行うとホールトラップ等の欠陥が発生する。そして、この欠陥によって、プログラム状態のメモリセルの閾値がセンス回路でのRef電圧の3Vより高くなるメモリセルが出現する可能性がある。

[0025]

そこで、この発明の目的は、イレース時の基板ディスターブによる誤読み出し を防止すると共に基板(ウェル)に印加する電圧発生用の負電圧チャージポンプの 電流を低減し、且つ、レイアウト面積を削減できる不揮発性半導体記憶装置の消 去方法、および、それを実現するロウデコーダ回路を提供することにある。

[0026]

#### 【課題を解決するための手段】

上記目的を達成するために、第1の発明の不揮発性半導体記憶装置の消去方法は、制御ゲート,浮遊ゲート,ドレインおよびソースを有して電気的に情報の書き込みおよび消去が可能な浮遊ゲート電界効果トランジスタが基板あるいはウェル上にマトリクス状に配置され,行方向に配列された各浮遊ゲート電界効果トランジスタの制御ゲートに接続された複数の行線と,列方向に配列された各浮遊ゲート電界効果トランジスタのドレインおよびソースに接続された複数の列線を有する不揮発性半導体記憶装置の消去方法であって、上記書き込みおよび消去の何れにもFNトンネル現象を用い、上記消去時には,上記基板あるいはウェルに負の第1電圧を印加すると共に,選択行線には正の電圧を印加する一方,非選択行線には負の第2電圧を印加することを特徴としている。

[0027]

上記構成によれば、上記FNトンネル現象を用いて不揮発性半導体記憶装置を消去する場合に、上記基板(ウェル)と非選択行線との両方に負の電圧が印加される。したがって、上記基板(ウェル)への印加電圧と非選択行線への印加電圧とを基板ディスターブを受けないように設定することによって、不揮発性半導体記憶装置に対して繰り返して書き換えを行っても書き込み状態のメモリセルの閾値電圧の上昇が防止される。その結果、上記書き込み状態のメモリセルに対する誤読み出しが防止される。

[0028]

さらに、上記基板(ウェル)と非選択行線との電位差が小さくなり、基板(ウェル)と非選択行線との間の電気的容量が小さくなる。その結果、基板(ウェル)に 負電圧を供給するチャージポンプのレイアウト面積を小さくすることが可能になる。

[0029]

また、上記第1の発明は、上記負の第2電圧の絶対値を、上記負の第1電圧の 絶対値以下とすることが望ましい。

[0030]

上記構成によれば、上記負の第2電圧の絶対値を負の第1電圧の絶対値よりも 小さくすることによって、非消去メモリセルの誤動作が防止される。さらに、上 記負の第1,第2電圧の絶対値を等しくすることによって、上記基板ディスター ブが完全に防止される。

[0031]

また、第2の発明は、書き込みモード,読み出しモードおよび消去モード毎にアドレス信号に基づいて定まる不揮発性半導体記憶装置の選択ワード線と非選択ワード線と非選択電圧を印加するロウデコーダであって、上記各モード毎に,上記アドレス信号に基づいて定まる選択非選択情報に応じた制御電圧を出力する制御電圧出力手段と、上記各モード毎に,上記アドレス信号に基づいて定まる選択状態に応じた選択電圧を出力する選択電圧出力手段と、上記各モード毎に,上記アドレス信号に基づいて定まる非選択状態に応じた非選択電圧を出力する非選択電圧出力手段と、上記制御電圧出力手段からの制御電圧に基づいて,上記消去モード時には,上記選択電圧出力手段からの選択電圧あるいは上記非選択電圧出力手段からの非選択電圧出力手段からの選択電圧あるいは上記非選択電圧出力手段からの非選択電圧の何れかを選択して,上記選択電圧を選択ワード線に出力する一方,上記非選択電圧を非選択ワード線に出力する印加電圧選択手段を備えたことを特徴としている。

[0032]

上記構成によれば、消去モード時には、制御電圧出力手段によって、アドレス 信号に基づいて選択非選択情報に応じた制御電圧が出力される。そうすると、印 加電圧選択手段によって、上記制御電圧に基づいて、選択電圧出力手段からの選 択電圧が選択ワード線に出力される。また、非選択電圧出力手段からの非選択電圧が非選択ワード線に出力される。その場合に、基板(ウェル)に印加する電圧を負の第1電圧とし、上記選択電圧を正の電圧とし、上記非選択電圧を負の第2電圧とし、上記両負の電圧の値を基板ディスターブを受けないように設定することによって、繰り返しの書き換えによって書き込みメモリセルの閾値電圧の上昇が防止される。その結果、上記書き込みメモリセルに対する誤読み出しが防止される。

#### [0033]

また、第3の発明は、書き込みモード,読み出しモードおよび消去モード毎に アドレス信号に基づいて定まる不揮発性半導体記憶装置の選択ワード線と非選択 ワード線とに選択電圧と非選択電圧を印加するロウデコーダであって、上記各モード毎に,上記アドレス信号に基づいて定まる選択非選択情報に応じた制御電圧 を出力する制御電圧出力手段と、上記各モード毎に,上記アドレス信号に基づいて定まる選択状態に応じた所定電圧以上の高電圧を出力する高電圧出力手段と、上記各モード毎に,上記アドレス信号に基づいて定まる非選択状態に応じた上記高電圧よりも低い低電圧を出力する低電圧出力手段と、上記制御電圧出力手段からの制御電圧に基づいて,上記消去モード時には,上記高電圧出力手段からの高電圧あるいは上記低電圧出力手段からの低電圧の何れかを選択して,上記高電圧を上記選択電圧として選択ワード線に出力する一方,上記低電圧を上記非選択電圧として非選択ワード線に出力する印加電圧選択手段を備えたことを特徴としている。

#### [0034]

上記構成によれば、消去モード時には、制御電圧出力手段によって、アドレス信号に基づいて選択非選択情報に応じた制御電圧が出力される。そうすると、印加電圧選択手段によって、上記制御電圧に基づいて、高電圧出力手段からの高電圧が選択電圧として選択ワード線に出力される。また、低電圧出力手段からの低電圧が非選択電圧として非選択ワード線に出力される。その場合に、基板(ウェル)に印加する電圧を負の第1電圧とし、上記選択電圧を正の電圧とし、上記非選択電圧を負の第2電圧とし、上記両負の電圧の値を基板ディスターブを受けな

いように設定することによって、繰り返しの書き換えによって書き込みメモリセルの閾値電圧の上昇が防止される。その結果、上記書き込みメモリセルに対する 誤読み出しが防止される。

#### [0035]

さらに、上記高電圧出力手段の出力電圧は、上記低電圧出力手段から出力電圧よりも常時高く設定されている。したがって、上記印加電圧選択手段による上記高電圧出力手段および上記低電圧出力手段からの出力電圧の選択動作は、上記選択電圧出力手段の出力電圧と上記非選択電圧出力手段から出力電圧との大小関係が上記各モードによって変動する第2の発明の場合よりも簡単になる。したがって、上記印加電圧選択手段の構成が第2の発明の場合よりも簡単になり、上記印加電圧選択手段が占める面積が小さくなる。

#### [0036]

また、上記第2あるいは第3の発明は、上記消去モード時における上記選択電圧は正の電圧である一方,上記非選択電圧は負の電圧であり、上記非選択電圧の絶対値は,上記不揮発性半導体記憶装置の基板あるいはウェルに印加される負の電圧の絶対値以下であることが望ましい。

#### [0037]

上記構成によれば、上記消去モード時において、上記非選択ワード線に印加する非選択電圧の絶対値を上記基板(ウェル)に印加する電圧の絶対値よりも小さくすることによって、非消去メモリセルの誤動作が防止される。さらに、上記基板(ウェル)に印加する電圧と非選択ワード線に印加する非選択電圧との絶対値を等しくすることによって、上記基板ディスターブが完全に防止される。

#### [0038]

#### 【発明の実施の形態】

以下、この発明を図示の実施の形態により詳細に説明する。

#### <第1実施の形態>

図1は、本実施の形態の不揮発性半導体記憶装置の消去方法が適用される不揮発性半導体記憶装置のアレイ構成を示す。この不揮発性半導体記憶装置は、仮想接地型アレイで構成されたACT型フラッシュメモリであり、その構成は従来の

技術で述べた通りである。但し、本ACT型フラッシュメモリは、32本のワー ド線WL0~WL31を1ブロックとして、512ブロックで構成されている。

#### [0039]

本実施の形態におけるアレイ構成は、上記従来のACT型フラッシュメモリと 同様である。また、このACT型フラッシュメモリに対して、イレース時に、各 ワード線WL,各ビット線BLおよび基板(ウェル)に印加される電圧を表2に示 す。

#### 【表 2.】

イレース時の印加電圧						
	電圧					
ワード線	選択	WL0~WL31	Vpp (10V)			
	非選択	WL32~WL16383	Vneg(-8V)			
ビット線		BL0~BL4096	Vneg(-8V)			
基板(ウェル)			Vneg(-8V)			

#### [0040]

上記イレースはブロック単位で行われ、表2はブロック0をイレースする場合 である。表2に示すように、選択されたワード線WL0~WL31には電圧Vpp(1 OV)が印加される。一方、基板(ウェル)およびメインビット線BL0~BL4096 には電圧 V neg (-8 V) が印加される。

#### [0041]

一方、ゲート線SG0には0Vが印加され、このゲート線SG0がゲートに接続 されたセレクトトランジスタはオンし、これによってメインビット線BL0~B L4096に印加された電圧 V negは、各セレクトトランジスタを介してブロック 0 内における上記拡散層で形成されたサブビット線SBL0~SBL4096の各々に 印加されることになる。

#### [0042]

そうすると、上記選択ブロック O においては、上記ワード線W L とサブビット 線SBLとへの電圧印加によって全メモリセルでFNトンネル現象が発生し、各 メモリセルのチャネル層からフローティングゲートに電子が注入される。その結果、各メモリセルの閾値が4 V以上に高くなって、イレース(イレース)が行われるのである。

## [0043]

一方、非選択ブロック1においては、ワード線WL32~WL63には電圧Vneg (-8V)が印加される。一方、基板(ウェル)およびメインビット線BL0~BL4096には、先の選択ブロック0と共通であるために電圧Vneg(-8V)が印加されている。そして、ゲート線SG1には0Vを印加して、ゲート線SG1がゲートに接続されているセレクトトランジスタをオンすることで、ブロック1内の拡散層で形成されたサブビット線SBLに電圧Vneg(-8V)が印加される。

#### [0044]

したがって、上記非選択ブロック1内における全メモリセルのコントロールゲート,ソース,ドレインおよび基板(ウェル)の総てに電圧Vneg(-8V)が印加されて同電位となる。このことから、非選択ブロック1においては基板ディスターブを受けないことになる。

#### [0045]

本実施の形態における非選択ブロック1に関して、ディスターブ時間と、イレース状態(データ「1」)のメモリセルおよびプログラム状態(データ「0」)のメモリセルの閾値電圧Vtの変化との関係を、図2に示す。図2において、閾値が低くプログラム状態であるメモリセルの閾値電圧Vtは、ディスターブ時間の累計が $10^6$ secを越えても殆ど変動しない。

#### [0046]

したがって、例えばブロックサイズが16KBのブロックが512存在する6 4 Mフラッシュメモリにおいて、各ブロックに100万回の書き換えが行われた 後に、データの読み出し(リード)時に、メインビット線に接続されているセンス 回路(図示せず)によって3VのRef電圧でデータ「0」及びデータ「1」を検出して も、誤リードすることなく正しくデータを読み出すことができるのである。

## [0047]

尚、上記ブロック1以外の非選択ブロックにおいても同様の電圧を印加するこ

とによって、イレース時の基板ディスターブによるメモリセルの閾値電圧Vtの 変動を抑制することができる。

#### [0048]

ここで、上記基板(ウェル)への負電圧の供給について考察する。上記基板(ウェル)に付随する容量は上述したように32000pfにもなる。この場合における容量の大部分は、上記フローティングゲートを介した基板(ウェル)とポリシリコン等で成るワード線WLとの間の容量であり、その容量は約31000pf以上にもなる。ところが、本実施の形態においては、非選択ワード線WL32~WL16383が基板(ウェル)と同電位(Vneg)になるので、約31000pf以上にもなる基板(ウェル)とワード線WLとの間の容量を無視することができ、関係のある容量は1000pf以下となる。

#### [0049]

したがって、上記基板(ウェル)への負電圧の供給に必要な電流量は従来の3%以下になる。その結果、上記負電圧供給用のチャージポンプのレイアウト面積がチップ面積に対して占める割合は0.5%以下になる。これは、従来の場合に比して、上記チャージポンプがチップ面積に対して占める割合を90%以上削減できることを意味するのである。

#### [0050]

このように、本実施の形態においては、イレース時に非選択ワード線WLに基板(ウェル)と同じ電圧Vneg(-8V)を印加するので、上記非選択ブロック内の全メモリセルのコントロールゲート,ソース,ドレインおよび基板(ウェル)が同電位となって基板ディスターブを受けないのである。また、非選択ワード線WLが基板(ウェル)と同電位になるために、非選択ワード線WLと基板(ウェル)との間の容量を無視することができる。したがって、負電圧供給用のチャージポンプがチップ面積に対して占める割合を従来の90%以上削減することができるのである。

#### [0051]

次に、上記メモリセルのワード線WLに各種電圧を印加して、本実施の形態を可能にするロウデコーダについて述べる。図3に、上記ロウデコーダの一例を示

すブロック図を示す。このロウデコーダ11は、各種電圧をワード線WLに出力するドライバ部12,制御電圧回路部13,選択電圧回路部14,非選択電圧回路部15,プレデコーダ部16及びブロックデコーダ部17から概略構成される。以下、上記ロウデコーダ11の構成および動作を、各モードに分けて説明する。尚、プログラム時,リード時およびイレース時におけるビット線BLへの印加電圧および印加方法は既知の技術を使用しており、ここでの説明は省略する。

[0052]

#### (1) プログラム動作モード

最初に、上記ワード線WL0にコントロールゲートが接続されたメモリセルに書き込む場合について説明する。尚、図4に、制御電圧回路部13を構成する制御電圧回路0の回路図を示す。また、図5に、選択電圧回路部14を構成する選択電圧回路0の回路図を示す。また、図6に、非選択電圧回路部15を構成する非選択電圧回路0の回路図を示す。また、図7に、ブロックデコーダ部17を構成するブロックデコーダ0の回路図を示す。また、図8に、プレデコーダ部16を構成するプレデコーダ0の回路図を示す。さらに、プログラム動作モード時の入力波形および出力波形を図9に示す。但し、図9は、ワード線WL0が選択された場合を示している。また、上記ブロックデコーダおよびプレデコーダに関しては既知の技術であるので詳細な説明は省略する。

[0053]

上記制御電圧回路は、上記ローデコーダ 1 1 のドライバ部 1 2 を構成する P チャネルMOS (金属酸化膜半導体)トランジスタおよび N チャネルMOS トランジスタを開閉する制御信号を出力する回路である。図 4 は、ワード線WL0用の制御電圧回路 0 の回路構成を示し、入力信号pre0(プレデコーダ 0 の出力信号)を入力することによって出力信号hrda0およびhrdab0を生成する。入力信号pre0以外の入力信号および電源は各制御電圧回路 i (i=0~3~1)で共通である。

[0054]

上記選択電圧回路及び非選択電圧回路は、選択あるいは非選択されたワード線WLへの印加電圧を出力するものである。この印加電圧は、ドライバ部12を介して該当するワード線WLに印加される。図5はワード線WL0用の選択電圧回

路0の回路構成を示し、入力信号sel0(ブロックデコーダ0の出力信号)を入力することによって出力信号hhvx0を生成する。図6はワード線WL0用の非選択電圧回路0の回路構成を示し、入力信号sel0(ブロックデコーダ0の出力信号)を入力することによって出力信号hnn0を生成する。入力信号sel0以外の入力信号および電源は各選択電圧回路jあるいは非選択電圧回路j(j=0~511)で共通である。

## [0055]

上記制御電圧回路 0 からの出力信号hrda0は、ソースに非選択電圧回路 0 の出力信号hnn0が入力される P チャネルM O S トランジスタと、ソースに選択電圧回路 0 の出力信号hhvx0が入力される N チャネルM O S トランジスタとのゲートに入力される。一方、制御電圧回路 0 からの出力信号hrdab0は、ソースに選択電圧回路 0 の出力信号hhvx0が入力される P チャネルM O S トランジスタと、ソースに非選択電圧回路 0 の出力信号hnn0が入力される N チャネルM O S トランジスタとのゲートに入力される。そして、上記 2 個の P チャネルM O S トランジスタと 2 個の N チャネルM O S トランジスタと 2 個の N チャネルM O S トランジスタとは、ブロック 0 における 1 番目の ワード線 W L 0 用の ドライバを構成しており、 互いの ドレイン同士は共通に ワード線 W L 0 に接続されている。

#### [0056]

#### [0057]

以下同様にして、上記制御電圧回路31からの出力信号hrda31は、ソースに非選択電圧回路0の出力信号hnn0が入力されるPチャネルMOSトランジスタと、ソースに選択電圧回路0の出力信号hhvx0が入力されるNチャネルMOSトランジスタとのゲートに入力される。一方、制御電圧回路31からの出力信号hrdab31は、ソースに選択電圧回路0の出力信号hhvx0が入力されるPチャネルMOSトランジスタと、ソースに非選択電圧回路0の出力信号hnn0が入力されるNチャネ

ルMOSトランジスタとのゲートに入力される。そして、上記2個のPチャネルMOSトランジスタと2個のNチャネルMOSトランジスタとは、ブロック0における最終番目のワード線WL31用のドライバを構成しており、互いのドレイン同士は共通にワード線WL31に接続されている。

#### [0058]

#### [0059]

図9に示すように、プログラム動作がスタートすると、先ずアドレス信号 a 0 ~ a 13によってページアドレス P A がセットされる。ここで、図3に示すようにアドレス信号 a 0 ~ a 4はプレデコーダ0 ~ プレデコーダ31に入力される。そして、アドレス信号 a 0 ~ a 4の内容によって、1つのプレデコーダが選択されて出力信号 preiが活性化される。一方、アドレス信号 a 5 ~ a 13は、上記ブロックデコーダ0 ~ ブロックデコーダ511に入力される。そして、アドレス信号 a 5 ~ a 13の内容によって、1つのブロックデコーダが選択されて出力信号 sel j が活性化される。

#### [0060]

尚、図8に示すように、上記各プレデコーダiに入力される信号xawlbとしては、レベル「H」の電源電圧Vcc(3V)が供給される。一方、図7に示すように、各ブロックデコーダiに入力される信号xnwlbとしては、レベル「L」の電源Vss(0V)が供給される。その結果、選択されたプレデコーダiからはレベル「H」すなわちVcc(3V)の出力信号preiが出力される。一方、選択されないプレデコーダiからはレベル「L」すなわちVss(0V)の出力信号preiが出力される。また、選択されたブロックデコーダjからはレベル「H」すなわちVcc(3V)の出力信号seljが出力される。一方、選択されないブロックデコーダjからはレベル「L」すなわちVss(0V)の出力信号seljが出力される。

[0061]

例えば、上記ブロック〇のワード線WL0を選択する場合には、プレデコーダ 〇の出力信号pre0とブロックデコーダ〇の出力信号sel0とのレベルが「H」となる 一方、それ以外のプレデコーダの出力信号pre1~pre31とブロックデコーダの出 力信号sel1~sel1511とのレベルは、「L」となる。

[0062]

そうすると、上記制御電圧回路 0 には入力信号pre0(=「H」(Vcc))が入力される。また、レベル「H」(Vcc)の信号erssetupb(erssetupの反転信号)が入力される。さらに、入力信号hnsetのレベルは最初「H」(Vcc)である。これによって、制御電圧回路 0 における N チャネルM O S トランジスタ N 2, N 3, N 4はオンとなり、N チャネルM O S トランジスタ N 1はオフとなる。尚、特に N チャネルM O S トランジスタ N 2, N 4, N 5, N 6 の p ウェルは、Vccと Vssとに切換え可能な電源hnvneg1に接続されている。

[0063]

したがって、最初電源hhvpre1をVccに電源hnvneg1をVssに設定し、上記NチャネルMOSトランジスタN3,N4がオンすることによって、出力信号hrdab0はVssに引っばられる。これによって、PチャネルMOSトランジスタP2がオンすることでNチャネルMOSトランジスタN5もオンする。こうして、2つのPチャネルMOSトランジスタP1,P2と2つのNチャネルMOSトランジスタN5,N6で構成されるラッチ回路Aによって、出力信号hrdab0のレベルは「L」に、出力信号hrda0のレベルは「H」に固定されて出力される。尚、上述の動作においては、電源hhvpre1はhhvpreと、電源hnvneg1はhnvnegと同じ値を取る。

[0064]

その結果、ワード線WL0用のドライバを構成して、選択電圧回路0の出力信号hhvx0がソースに入力されるPチャネルMOSトランジスタとNチャネルMOSトランジスタとがオンする。一方、非選択電圧回路0の出力信号hnn0がソースに入力されるPチャネルMOSトランジスタとNチャネルMOSトランジスタとがオフすることになる。

[0065]

ここで、上記ワード線WL0の印加電圧をVssからプログラム時のVneg(-8

V)にロウデコーダ11によって変える場合には、各電源電圧や制御信号のレベルを変換させる。その際のレベル変換は、後に詳述するようなタイミングで行うことによって、各トランジスタ間に印加される電圧が大きくならないようにすると共に、誤動作(制御電圧回路0の出力信号hrda0と出力信号hrdab0とのレベルが変る)ことがないようにして、耐圧の低いトランジスタを使用可能にするのである。以下、各電源電圧や制御信号のレベル変換について詳細に説明する。

[0066]

先ず、入力信号hnsetのレベルをVccからVssに変更する。これによって、NチャネルMOSトランジスタN2,N4はオフとなるが、ラッチ回路Aの状態は固定されているために、出力信号hrda0と出力信号hrdab0との状態に変化はない。

[0067]

続いて、電源hnvneg1をVssからVbb(VbbはVssとVnegの間の電圧値(例えばー4V)に変え、その後に電源hhvpre1をVccからVssに落す。このように、低い方の電源hnvneg1から先にレベルを落すので、ラッチ回路Aの状態は変らないのである。

[0068]

[0069]

続いて、上記電源hnvneg1のレベルを、先ずVbbからVnegに下げる。これによって、出力信号hrda0のレベルは「H」状態のままに、出力信号hrdab0のレベルは「L」状態のままに維持して、「H」の電位をVccからVssに、「L」の電位をVssからVbbを介してVneg(プログラム時にメモリセルのコントロールゲートに印加する電圧レベル)に変換したことになる。

[0070]

一方、制御電圧回路 1 ~制御電圧回路 3 1 は、入力信号pre1~入力信号pre31のレベルが「L(Vss)」であり、上述のごとく入力信号hnsetのレベルは最初「H」(Vcc)であるから、NチャネルMOSトランジスタN1,N2,N4がオンし、NチャネルMOSトランジスタN3はオフとなる。したがって、出力信号hrda1~出力信号hrda31がVssに引き込まれるため、上述した制御電圧回路 0 の場合とは異なり、PチャネルMOSトランジスタP1の方がオンする。これによって、NチャネルMOSトランジスタN6がオンするために、ラッチ回路 A は出力信号hrda1~出力信号hrda31のレベルを「L」状態に、出力信号hrdab1~出力信号hrdab31レベルを「H」状態に固定するのである。

#### [0071]

ここで、上記ワード線WL0の印加電圧をVssからプログラム時のVneg(-8 V)にロウデコーダ11によって変える場合には、上述した制御電圧回路0の場合と同様に各電源電圧や制御信号のレベルを変換させる。

#### [0072]

次に、上記選択電圧回路の動作について説明する。選択電圧回路におけるノード n1, n2までの構成は制御電圧回路と略同様である。そして、選択電圧回路 O に対する入力信号sel0のレベルが「H」(Vcc)である場合は、選択電圧回路 O におけるNチャネルMOSトランジスタN8, N9, N10はオンとなり、ノード n1のレベルは「H」の状態に、ノード n2のレベルは「L」の状態に保持される。

#### [0073]

その場合には、上記選択電圧回路 1 ~選択電圧回路 5 1 1 に対して入力される 入力信号sel1~入力信号sel511のレベルは「L」(Vss)であるから、選択電圧回路 1~選択電圧回路 5 1 1 においてはNチャネルMOSトランジスタN7,N8,N10 がオンとなる。そのため、ノードn1のレベルは「L」の状態に、ノードn2のレベルは「H」の状態に保持される。

#### [0074]

ここで、上記ワード線WL0への印加電圧をVssから上記プログラム時のVneg (-8V)にロウデコーダ11によって変える場合には、上述した制御電圧回路の場合と同様に、各選択電圧回路に保持されたレベル状態を維持しながら各電源電

圧や制御信号のレベル変換を行っていく。つまり、レベル「H」の電位をVccから Vssへ、レベル「L」の電位をVssからVbbを介してVnegへと、図9に示された タイミングで変換するのである。

## [0075]

そして、各選択電圧回路におけるノードn2は、ソースが電源hnvpnxに接続されたPチャネルMOSトランジスタP3と、ソースが電源Vss(0V)に接続されたNチャネルMOSトランジスタN11とのゲートとに、共通に接続されている。一方、ノードn1は、ソースが電源Vssに接続されたPチャネルMOSトランジスタP4と、ソースが電源hnvpnxに接続されたNチャネルMOSトランジスタN12とに、共通に接続されている。尚、上記2つのPチャネルMOSトランジスタP3、P4と2つのNチャネルMOSトランジスタN11、N12とのドレイン同士は共通に接続されて、出力信号hhvxの出力端子となっている。

#### [0076]

ここで、上記ノードn1またはノードn2のレベル「L」の電位がVneg(-8V)に変った後に、電源hnvpnxのレベルをVss(0V)からVneg(-8V)にレベルを変えるのである。これによって、選択電圧回路0(se10=「H」)では、最初、電源hnvpnxがVssである場合にはVssの出力信号hhvx0を出力するが、電源hnvpnxがVnegに変化するE0 が、E1 がオンして出力信号E1 が E2 がオンして出力信号E2 が E3 はE3 になってある。

#### [0077]

#### [0078]

する。したがって、ノードn3のレベルは「L」(=電源hners(Vss))となり、結果的に、出力信号hnn0~出力信号hnn511は常時Vssとなるのである。

[0079]

上述のようにして設定された、上記制御電圧回路 0~制御電圧回路 3 1,選択電圧回路 0~選択電圧回路 5 1 1 および非選択電圧回路 0~非選択電圧回路 5 1 1 からの信号や電圧が、ドライバ部 1 2 に入力される。そうすると、選択ワード線W L 0 (制御電圧回路 0 の入力信号pre0および選択電圧回路 0 の入力信号sel 0 のレベルが「H 1)への印加電圧は次のように設定される。

[0080]

すなわち、制御電圧回路 O の出力信号hrdabOのレベルは「H」(=電源hhvpre(電源hnvpnxが V negの時点では V ss)であり、出力信号hrdabOのレベルは「L」(=電源hnvneg(電源hnvpnxが V negの時点では V neg)である。また、選択電圧回路 O の出力信号hhvx0は、電源hnvpnxのレベル変換に伴って V ssから V negに変わる。また、非選択電圧回路 O の出力信号hnn0は V ssを維持している。以上のことから、選択ワード線W L O には、最初 V ssが出力される。そして、プログラム時に出力信号hhvx0が V negに変ると、N チャネルM O S トランジスタN 15がオンするために、V negが出力されるのである。

[0081]

続いて、非選択ワード線WL31(制御電圧回路31の入力信号pre31のレベルが「L」、選択電圧回路0の入力信号sel0のレベルが「H」)への印加電圧は次のように設定される。すなわち、制御電圧回路31の出力信号hrda31のレベルは「L」(=電源hnvneg(電源hnvpnxがVnegの時点ではVneg)であり、出力信号hrdab31のレベルは「H」(=電源hhvpre(電源hnvpnxがVnegの時点ではVss)である。さらに、選択電圧回路0の出力信号hhvx0は、上述のごとくVssからVnegに変る。また、非選択電圧回路0の出力信号hnn0はVssを維持している。以上のことから、非選択ワード線WL31には、最初Vssが出力される。そして、プログラム時に出力信号hhvx0がVnegに変ると、PチャネルMOSトランジスタP7がオンするためにVss(hnn0)が出力され、Vssを維持するのである。

[0082]

続いて、非選択ワード線WL16352(制御電圧回路0の入力信号pre0のレベルが「H」、選択電圧回路511の入力信号sel511のレベルが「L」)への印加電圧は次のように設定される。すなわち、上記制御電圧回路0の出力信号hrda0のレベルは「H」であり、出力信号hrdab0のレベルは「L」である。また、選択電圧回路511の出力信号hhvx511はVssであり、非選択電圧回路511の出力信号hnn511もVssである。非選択ワード線WL16352にはVssが出力される。

#### [0083]

最後に、非選択ワード線WL16383(制御電圧回路31の入力信号pre31及び選択電圧回路511の入力信号sel511のレベルが「L」)への印加電圧は次のように設定される。すなわち、制御電圧回路31の出力信号hrda31のレベルは「L」であり、出力信号hrdab31のレベルは「H」である。また、選択電圧回路511の出力信号hhvx511はVssであり、非選択電圧回路511の出力信号hnn511もVssであるため、非選択ワード線WL16383にはVssが出力される。

#### [0084]

以上のごとく、上記選択ワード線あるいは非選択ワード線への出力は上記4つの場合に集約される。以下、これらをまとめて表3に示す。

## 【表3】

プログラム時(電源 hnvpnx が Vneg)のロウデコーダの出力信号

1 (-Env						
		制御電圧回路出力		選択電圧回路	非選択電圧回路	ワード線WLへ
pre	sel	hrda	hrdab	hhvx	hnn	の出力電圧
L	L	L	Н	Vss	Vss	Vss
L	Н	L	Н	Vss→Vneg	Vss	Vss
Н	L	Н	L	Vss	Vss	Vss
Н	Н	Н	L	Vss→Vneg	Vss	Vss→Vneg

結果的には、選択ワード線WL0にはVnegが印加され、非選択ワード線WL1~WL16383にはVssが印加されるのである。

## [0085]

表3に示すように上記ロウデコーダ11からワード線WLに電圧を印加すると

同時に、メインビット線BLを介して書き込むべきメモリセルのドレインに電圧 Vprg(例えば5V)を印加すると共に、ソースをフローティング状態にする。こうすることで、FNトンネル現象によってフローティングゲートから電子が引き抜かれて当該メモリセルの閾値が2V以下に低下し、プログラム動作が終了するのである。

[0086]

その後、電源hnvpnxをVnegからVssに戻すことによって、選択されたワード線WL0への出力をVnegからVssに戻し、電源hhvpre,電源hnvnegおよび入力信号hnsetをプログラム開始時とは逆のタイミングで最初の状態に戻して行く。こうすることによって、印加電圧を変えても内部状態は変らないのである。

[0087]

## (2) リード動作モード

この場合も、上記ワード線WL0にコントロールゲートが接続されたメモリセルを読み出す場合について説明する。この場合におけるロヴデコーダ11への入力波形および出力波形を図10に示す。

[0088]

図10に示すように、リード動作がスタートすると、先ずアドレスが $a0\sim a1$ 3によってページアドレス PAがセットされる。これによるロウデコーダ11内の信号preおよび信号selの設定は、上述のプログラム動作時と同様である。本例においては、ワード線WL0が選択されるため、信号pre0および信号sel0のレベルは「H」(Vcc)となり、他の信号pre1~信号pre31と信号sel1~信号sel511のレベルが「L」(Vss)となる。

[0089]

一方、上記信号erssetupはVssに、信号erssetupbはVccに、信号xnwlbはVssに、信号xawlbはVccに、電源hnersはVssに設定する。この設定は、上述のプログラム動作時と同様である。また、入力信号hnsetはVccに、電源hnvnegはVssに、電源hhvpreはVccに設定する。尚、リード動作時においては、電源hnvneglはhnvnegと、電源hhvprelはhhvpreと同じ値を取る。このことは、上述のプログラム動作時における初期の設定と同じである。尚、上記プログラム動作の場合で

は、この後に、Vnegを出力させるために耐圧を考慮してレベル変動を行っている。

#### [0090]

したがって、上記制御電圧回路部13,選択電圧回路部14,非選択電圧回路部15およびドライバ部12の動作は、上述したプログラム動作時の初期状態の場合と同様であり、その結果、選択ワード線WL0および非選択ワード線WL1~WL16383への出力は、出力電圧のレベルは異なるが表3と同じになる。リード動作時の選択ワード線WL0および非選択ワード線WL1~WL16383への出力状態を表4に示す。

## 【表4】

	リード時(電源 hnvpnx がVcc)のロウテコータの出力信号							
		制御電圧回路出力		選択電圧回路	非選択電圧回路	ワード線WLへ		
pre	sel	hrda	hrdab	hhvx	hnn	の出力電圧		
,L	L	L	Н	Vss	Vss	Vss		
L	Н	L	Н	Vss→Vcc	Vss	Vss		
Н	L	Н	L	Vss	Vss	Vss		
H	H	H	Т.	Vss→Vœ	Vss	Vss→Vcc		

リード時(電源 hnvpnx がVcc)のロウデコーダの出力信号

#### [0091]

これによって、選択されたワード線WL0(表4において(pre,sel)が(H,H))には電源hhvpnx(電源hhvpnxはアドレスが確定した後にVssからVccに変化)が出力される。そして、選択ワード線WL0にVcc(例えば、3V)が印加されることによって、この選択ワード線WL0にコントロールゲートが接続されたメモリセルのリードが可能になるのである。

#### [0092]

そして、読み出すべきメモリセルのソースに接続されているメインビット線B Lには O V を印加する一方、ドレインに接続されたメインビット線B Lには 1 V を印加する。そして、上記ドレインに接続されたメインビット線B L を流れる電 流をセンス回路(図示せず)で検出することによって、当該メモリセルに保持され たデータを読み取ることができるのである。

[0093]

一方、非選択ワード線WL1~WL16383にはVssが出力されるため、これらの 非選択ワード線WL1~WL16383にコントロールゲートが接続されているメモリ セルのリードは行われないのである。

[0094]

## (3) イレース動作モード

イレース動作は、上述したようにブロック単位で行われる。ここでは、ブロック 0 (つまり、ワード線WL0~WL31がコントロールゲートに接続されているメモリセル)をイレースする場合について説明する。この場合におけるロウデコーダ 1 1 への入力波形および出力波形を図 1 1 に示す。

[0095]

先ず、イレースセット用信号erssetupのレベルを「L」(Vss)から「H」(Vcc)に立ち上げる。この場合、反転信号であるerssetupbのレベルは、逆に「H」(Vcc)から「L」(Vss)に立ち下がることになる。

[0096]

さらに、ブロック単位で動作させるために、信号xawlbのレベルを「H」(Vcc)から「L」(Vss)に立ち下げる。これによって、全プレデコーダiの出力は、アドレス信号 a 0~ a 4に拘わらずpre i = 「H」(Vcc)となり、ブロック単位の動作となる。これに対して、信号xnwlbのレベルは、プログラム動作及びリード動作の場合と同様に「L」(Vss)のままである。また、信号hnsetはVccに、電源hnvncg(イレース動作ではhnvneg1はhnvnegと同じ値を取る)はVssに設定する。また、電源hhvpre及び電源hhvpre1は最初Vccに設定する。そして、電源hnersがVssからVneeにレベル変換した後、電源hhvpreのみをVccからVppに立ち上げる。一方、電源hhvpre1は、イレースセット用信号の反転信号erssetupbがVccからVssに下げておく。

[0097]

図11に示すように、イレース動作がスタートすると、アドレス信号 a 0~ a 1 3が、上述したプログラム動作およびリード動作の場合と同様に、プレデコーダ およびブロックデコーダに入力される。そして、ブロックアドレスBAがセットされる。但し、信号xawlbのレベルが「L」になっているので、全プレデコーダの出力信号pre0~pre31のレベルはアドレス a 0~ a 4の値に拘わらず「H」となる。したがって、ブロックデコーダ 0 の出力信号sel0のレベルが「H」になればブロック 0 が選択されたことになる。つまり、ロウデコーダ 1 1 の動作はブロック単位となり、アドレス a 5~ a 13によって動作することになる。

## [0098]

先ず、上記制御電圧回路の動作について説明する。イレースセット用信号の反転信号erssetupbのレベルが「L」(Vss)になるため、制御電圧回路 0 ~制御電圧回路 3 1 のNチャネルMOSトランジスタN 1 ,N3はオンとなる。また、入力信号hnsetのレベルは「H」(Vcc)であるため、NチャネルMOSトランジスタN 2 ,N4もオンする。したがって、出力信号hrda0~hrda31および出力信号hrda00~出力信号310双方がVssに引っばられて、レベルが「L」となる。但し、上述したように、電源hhvpre1および電源hnvneg1は Vssに下げられているため、回路上問題はない。

## [0099]

## [0100]

つまり、上述のプログラム動作時において述べたように、入力信号 $sel=\Gamma H$ 」 (Vcc))が入力される選択電圧回路においては、ノードn1のレベルが $\Gamma H$ 」(=電源hhvpre(最初はVcc))に、ノードn2のレベルが $\Gamma L$ 」(=電源hnvneg(Vss))に固定されることになる。一方、入力信号 $sel=\Gamma L$ 」(Vss))が入力される選択電圧回路においては、逆に、ノードn1のレベルが $\Gamma L$ 」(=電源hnvneg(Vss))に、ノードn2のレベルが $\Gamma H$ 」(=電源hhvpre(最初はVcc))に固定されることになる。

## [0101]

次に、電源hhvpreがVccからVppに立ち上がり、次いで電源hnvpnxがVssからVppに立ち上がる。この電源hnvpnxがVppである期間が、消去すべきブロックのメモリセルのコントロールゲートに接続されたワード線WLにイレース電圧が印加される期間となる。したがって、上記選択電圧回路 0 (選択ブロック)の出力信号hhvx0は、電源hnvpnxがVssの場合はVssとなり、電源hnvpnxがVppに立ち上がると、オンしているPチャネルMOSトランジスタP3によってVppとなる。一方、選択電圧回路 1 ~選択電圧回路 5 1 1 (非選択ブロック)の出力信号hhvx1~hhvx511は、電源hnvpnxがVssの場合はVssとなり、電源hnvpnxがVppに立ち上がっても、オンしているNチャネルMOSトランジスタN11によってVssとなるため変化しないのである。

#### [0102]

次に、上記非選択電圧回路の動作について説明する。上記イレースセット用信号erssetupのレベルが「H」(Vcc)であるため、入力信号sel0=「H」(Vcc)が入力される非選択電圧回路0(選択ブロック)においては、PチャネルMOSトランジスタP5がオンし、そのためNチャネルMOSトランジスタN14もオンする。その結果、ノードn3には電源hners(Vss $\rightarrow$ Vnee)が出力されてラッチされ、出力信号hnn0はVssとなる。一方、入力信号sel1 $\sim$ sel511=「L」(Vss)が入力される非選択電圧回路1 $\sim$ 非選択電圧回路1511(非選択ブロック)においては、PチャネルMOSトランジスタP6がオンし、そのためNチャネルMOSトランジスタN13もオンする。その結果、ノードn3にはVccが出力されて、出力信号hnn1 $\sim$ hnn511は電源hners(Vss $\rightarrow$ Vnee)となる。ここで、電源hnersは、最初Vssであり、後にVneeに立ち下がる。

## [0103]

上述のように設定された各信号が、ロウデコーダ11のドライバ部12に入力される。ここで、全制御電圧回路の出力信号hrda0~hrda31及び出力信号hrdab0~hrdab31は、双方共Vssである。そして、最初は、電源hnersはVssであり、電源hnvpnxはVssである。

[0104]

ここで、上記選択ブロック〇に係る選択電圧回路〇の出力信号hhvx0は、上記電源hnvpnxがVssであるためVssである。また、上記非選択電圧回路〇の出力信号hnn0はVssである。一方、非選択ブロック1~非選択ブロック511に係る選択電圧回路1~選択電圧回路511の出力信号hhvx1~hhvx511はVssである。また、非選択電圧回路1~非選択電圧回路511の出力信号hnn1~hnn511は、電源hnersがVssであるためVssである。したがって、先ず、総てのワード線WLO~WL16383には、ドライバ部12を介してVssが出力される。

[0105]

続いて、上記電源hnersがVssからVnee(例えば、-8V)に立ち下がる。これによって、非選択ブロックに係る非選択電圧回路1~非選択電圧回路511の出力信号hnn1~hnn511はVneeとなる。尚、非選択ブロックに係る選択電圧回路1~選択電圧回路511の出力信号hhvx1~hhvx511はVssのままである。そして、全制御電圧回路の出力信号hrdaと出力信号hrdabとは総てVssであるため、非選択ブロックに関する各ドライバの非選択電圧回路にソースが接続されたNチャネルMOSトランジスタがオンする。その結果、非選択ワード線WL32~WL16383にはVneeが出力されるのである。

[0106]

一方、上記選択ブロックに係る非選択電圧回路 0 の出力信号hnn0は、入力信号 sel0のレベルが「H」であるため V ssのままである。尚、選択ブロックに係る選択 電圧回路 0 の出力信号hhvx0は V ssのままである。したがって、選択ワード線W L 0~W L 31には変化なく V ssが印加されている。

[0107]

続いて、上記電源hnvpnxがVssからVpp(例えば、10V)に立ち上がる。そうすると、選択ブロックに係る選択電圧回路0の出力信号hhvx0はVssからVppに変化し、これによって選択ブロック0に間する各ドライバの選択電圧回路0にソースが接続されたPチャネルMOSトランジスタがオンする。その結果、選択ワード線WL0~WL31への出力は、VssからVppに変るのである。

[0108]

一方、上記非選択ブロックに係る非選択電圧回路1~非選択電圧回路511の

出力信号hnn1~hnn511は、上記入力信号sel1~sel511のレベルが「L」であるため Vneeのままである。

#### [0109]

そして、上記選択ブロック 0 のワード線W L に上記コントロールゲートが接続されたメモリセルの消去が完了すると、上述の手順とは逆に、先ず電源hnvpnxをVppから Vssに戻す。これによって、イレース動作を行っていたワード線W L 0~W L 31の電圧は Vppから Vssに戻る。次に、上記電源hhvpreを Vppから Vccに戻し、さらに電源hnersを Vneeから Vssに戻す。これによって、非選択のワード線W L 32~W L 16383の電圧は Vneeから Vssに戻る。その後、信号xawlbのレベルを「L」(Vss)から「H」(Vcc)に戻し、電源erssetupのレベルを「H」(Vcc)から「L」(Vss)に戻した後、電源hhvprelを Vssから Vccに戻すのである。

#### [0110]

以上述べたイレース動作時におけるロウデコーダ11の各回路の入出力信号およびワード線WLへの出力の電圧をまとめて表5に示す。

## 【表5】

イレース時(電源 hnvpnx がVpp)のロウデューダの出力信号

		制御電圧回路出力		選択電圧回路	非選択電圧回路	ワード線WLへ
pre	sel	hrda	hrdab	hhvx	hnn	の出力電圧
H	L	Vss	Vss	Vss	Vss→Vnee	Vss→Vnee
Н	Н	Vss	Vss	Vss→Vpp	Vss	Vss→Vpp

表 5 において、入力信号 $sel=\lceil H \rfloor$ は選択ブロックを表し、入力信号 $sel=\lceil L \rfloor$ は 非選択ブロックを表わしている。

## [0111]

上述のようなロウデコーダ11の動作によって、選択ブロック0のワード線W  $L0\sim$ W L31には Vppが印加される。さらに、メインビット線B Lを介して、メモリセルのドレイン,ソースおよびメモリセルアレイ内の基板(ウェル)には Vnee を印加する。こうすることによって、選択ブロック0内のメモリセルでは、FNトンネル現象によってチャネル層からフローティングゲートに電子が注入されてメモリセルの閾値が上昇し、4 V以上になればイレース動作が終了する。

## [0112]

一方、非選択ブロック1~非選択ブロック511では、ワード線WL32~WL 16383にはVneeが印加される。一方、メインビット線BLおよび基板(ウェル)には、選択ブロック0内のメインビット線BLおよび基板(ウェル)と共通であるためVneeが印加されている。したがって、非選択ブロック1~非選択ブロック51においては、各メモリセルのコントロールゲート,ドレイン,ソースおよび基板(ウェル)に同一電圧Vneeが印加され、イレース時の基板ディスターブは受けないことになる。

### [0113]

その結果、上記ロウデコーダ11を用いることによって、図2に示すごとく、ディスターブ時間の累計が10<sup>6</sup>secを越えても、イレース時の基板デイスターブの影響を受け易い閾値の低いメモリセル(プログラム状態)でも閾値電圧Vtの変動は殆ど無く、誤読み出しが起こらない信頼性の高い不揮発性半導体記憶装置を実現することができる。さらに、非選択ブロックのワード線WLが基板(ウェル)と同電位であるので、イレース時に関係する容量を削減することができ、チャージポンプのレイアウト面積を小さくすることができる。

### [0114]

#### <第2実施の形態>

図12は、本実施の形態のロウデコーダのブロック図を示す。本実施の形態においては、各ワード線WLに接続されてロウデコーダ21のドライバ部22を構成する各ドライバを、PチャネルMOSトランジスタとNチャネルMOSトランジスタの2つのトランジスタだけで構成したものであり、各ドライバが占める面積を大きく削減するものである。

### [0115]

そのため、第1実施の形態における選択電圧回路部14および非選択電圧回路部15に変わって、高電圧回路部24および低電圧回路部25を設けている。また、プレデコーダ部26およびブロックデコーダ部27は、第1実施の形態におけるプレデコーダ16部およびブロックデコーダ部17と同様の構成を有している。さらに、信号prgsetupおよび信号wlonと電源hnvnnxおよび電源hhvppを新た

に設けている。

#### [0116]

ここで、図13に、制御電圧回路部23を構成する制御電圧回路0の回路図を示す。また、図14に、上記高電圧回路部24を構成する高電圧回路0の回路図を示す。また、図15に、低電圧回路部25を構成する低電圧回路0の回路図を示す。尚、プレデコーダ部26を構成するプレデコーダ0の回路構成は、図8と同様である。また、ブロックデコーダ部27を構成するブロックデコーダ0の回路構成は、図7と同様である。さらに、各動作時におけるロウデコーダ21に対する入出力波形を図16~図18に示す。尚、高電圧回路部24および低電圧回路部25は、選択あるいは非選択されたワード線WLにドライバ部22を介して印加電圧を出力するものである。

#### [0117]

図13は、制御電圧回路0の回路構成を示し、入力信号pre0を入力することによって出力信号hrdab0を生成する。入力信号pre0以外の入力信号および電源は各制御電圧回路i(i=0~31)で共通である。図14および図15は、夫々高電圧回路0と低電圧回路0の回路構成を示し、入力信号sel0を入力することによって出力信号hhvx0あるいは出力信号hnn0を生成する。入力信号sel0以外の入力信号および電源は各高電圧回路jおよび低電圧回路j(j=0~511)で共通である。

#### [0118]

上記制御電圧回路 0 からの出力信号hrdab0は、ソースに高電圧回路 0 の出力信号hhvx0が入力される P チャネルM O S トランジスタと、ソースに低電圧回路 0 の出力信号hnn0が入力される N チャネルM O S トランジスタとのゲートに入力される。この両トランジスタは、ブロック 1 の 1 番目のワード線W L 0 用のドライバを構成しており、互いのドレイン同士は共通にワード線W L 0 に接続されている。

#### [0119]

同様に、上記制御電圧回路 0 からの出力信号hr dab0は、ブロックn の 1 番目のワード線ワード線WL32n ( $n=1\sim5$  11)に共通にドレインが接続されたPチ

ャネルMOSトランジスタとNチャネルMOSトランジスタとのゲートにも接続 されている。

[0120]

以下同様にして、上記制御電圧回路31からの出力信号hrdab31は、ソースに 高電圧回路0の出力信号hhvx0が入力されるPチャネルMOSトランジスタと、 ソースに低電圧回路0の出力信号hnn0が入力されるNチャネルMOSトランジス タとのゲートに入力される。そして、この両トランジスタは、ブロック1におけ る最終番目のワード線WL31用のドライバを構成しており、互いのドレイン同士 は共通にワード線WL31に接続されている。

[0121]

[0122]

本実施の形態のロウデコーダ21によって駆動されるフラッシュメモリのメモリ構成は、第1実施の形態の場合と同様である。以下、本実施の形態におけるプログラム動作,リード動作およびイレース動作時におけるロウデコーダ21の動作について説明する。

[0123]

# (1) プログラム動作モード

ここでは、上記ワード線WL0にコントロールゲートが接続されたメモリセル に書き込む場合について説明する。プログラム動作がスタートすると、先ず信号 prgsetupのレベルが「L」(Vss)から「H」(Vcc)に立ち上がる。そして、アドレス 信号 a  $0\sim$  a 13によってページアドレス P A がセットされる。ここで、図12に 示すようにアドレス信号 a  $0\sim$  a 4はプレデコーダ $0\sim$ プレデコーダ31に入力される。一方、アドレス信号 a  $5\sim$  a 13はブロックデコーダ $0\sim$ ブロックデコーダ511に入力される。

[0124]

こうして、32個のプレデコーダおよび512個のブロックデコーダのうち何れかが選択されるとレベル「H」(Vcc)の出力信号を出力する。例えば、ワード線WL0を選択する場合には、プレデコーダ0の出力信号pre0およびブロックデコーダ0の出力信号sel0のレベルが「H」(Vcc)になる。一方、非選択であるワード線WLに係るプレデコーダ1~プレデコーダ31の出力信号pre1~pre31及びブロックデコーダ1~プレデコーダ511の出力信号sel1~sel511のレベルは「L」(Vss)となる。

#### [0125]

ここで、上記ワード線WL0の印加電圧をVssからプログラム時のVneg(-8 V)にロウデコーダ21によって変える場合には、各電源電圧や制御信号のレベルを以下のように変換させる。信号erssetupbのレベルは「H」(Vcc)であり、入力信号hnsetと電源hhvpre,hhvpre1およびhnvnegとを第1実施の形態の場合と同様のタイミングでレベル変換を行う。

#### [0126]

先ず、上記制御電圧回路について、図13に従って説明する。制御電圧回路0は、入力信号pre0および信号prgsetupのレベルが「H」(Vcc)であるため、ノードn5にはレベル「L」(Vss)が出力されることになる。したがって、制御電圧回路0は、第1実施の形態の制御電圧回路0において、入力信号pre0=「L」で説明した場合と同じ動作を行う。その結果、出力信号hrdab0のレベルは「H」状態に固定され、電源hhvpre1のレベル変換に伴ってVccからVssに電位が変わる。一方、非選択側の制御電圧回路1~制御電圧回路31は、入力信号pre1~pre31のレベルが「L」(Vss)であることから、ノードn5のレベルは「H」(Vcc)となり、第1実施の形態の制御電圧回路0において、入力信号pre0=「H」で説明した場合と同じ動作を行う。その結果、出力信号hrdab1~hrdab31のレベルは「L」状態に固定され、電源hnvneg1のレベル変換に伴ってVssからVbbに、さらにVnegに電位が変わる。尚、このプログラム動作においては、電源hhvpreとhhvpre1および電源hnvneg1とhnvnegは同じ値を取る。

#### [0127]

続いて、上記高電圧回路の動作について説明する。先ず、信号prgsetupのレベ

ルは上述と同様に「H」(Vcc)であり、信号wlonのレベルは「L」(Vss)に設定される。これによって、高電圧回路 0 (入力信号sel0=「H」)のノードn6のレベルは「H」(Vcc)となり、NチャネルMOSトランジスタN25がオンすることによって、PチャネルMOSトランジスタP12もオンする。その結果、ノードn7のレベルは電源hhvppレベルとなり、出力信号hhvx0はVssとなる。一方、非選択側の高電圧回路 1 ~高電圧回路 5 1 1 (入力信号sel1~sel511=「L」)も、そのノードn6のレベルが「H」(Vcc)になることから、高電圧回路 0 と同じに動作する。結果として、出力信号hhvx1~hhvx511はVssとなる。

### [0128]

次に、上記低電圧回路の動作について説明する。入力信号hnsetと電源hhvpre, hhvprelおよびhnvnegとは制御電圧回路の場合と同様である。したがって、低電圧回路 O (入力信号sel0=「H」(Vcc))においては、上述した制御電圧回路 O (ノードn5=「H」(Vcc))と同じであるため、ノードn9のレベルは「L」となる。そして、電源電圧hnvnegのレベル変換に伴って、VssからVbbに、さらにVnegと電位が変わる。一方、ノードn8のレベルは、逆に「H」となるため、電源hhvpreのレベル変換に伴って、VccからVssに電位が変わる。尚、電源hnersはVssである。また、電源hnvnnxは、電源hnvnegがVnegに落ちた後に、VssからVnegに電位が変わる。

#### [0129]

これによって、出力信号hnn0は、電源hnvnnxがVssの場合はVssとなる。そして、電源hnvnnxがVnegに落ちると、オンしているNチャネルMOSトランジスタN32によってVnegとなる。

#### [0130]

また、非選択側の低電圧回路1~低電圧回路511(入力信号sel1~sel511=「L」(Vss))においては、上述した制御電圧回路1~制御電圧回路511(ノードn5=「L」(Vss)]と同じであるため、ノードn9のレベルは「H」となる。したがって、電源hhvpreのレベル変換に伴ってVccからVssに電位が変わる。一方、ノードn8のレベルは逆に「L」となるため、電源hnvnegのレベル変換に伴って、VssからVbbに、さらにVnegに電位が変わる。尚、電源hnersはVssである。ま

た、電源hnvnnxは、電源hnvnegが V negに落ちた後に、 V ssから V negに電位が変わる。

[0131]

これによって、出力信号 $hnn1\sim hnn511$ は、電源hnvnnxがVsso場合はVsseなる。そして、電源hnvnnxがVnegに落ちると、オンしているPチャネルMOSトランジスgP14によってVss(hners)となるため、Vsso電位を維持することになる。

[0132]

これらの信号や電圧レベルが上記ロウデコーダ21のドライバ部22に入力されると、各ワード線WLの印加電圧が以下のように設定される。すなわち、選択ワード線WL0(下記表6におけるpre=sel=「H」に相当)においては、上記出力信号hrdab0のレベルは「H」(電源hhvpreはVss)であり、出力信号hhvx0はVssである。また、出力信号hnn0がVssからVnegに変わる。したがって、選択ワード線WL0には、最初Vssが出力されているが、次に入力信号hnn0がVnegに変わるとNチャネルMOSトランジスタがオンしてVnegが出力されることになる。

[0133]

一方、非選択ワード線WL31(下記表6におけるpre=「L」,se1=「H」に相当)では、上記出力信号hrdab31のレベルは「L」(電源hnvnegはVneg)であり、出力信号hhvx0はVssである。また、出力信号hnn0はVssからVnegに変わる。したがって、上記非選択ワード線WL31には、最初Vssが出力され、次に入力信号hnn0がVnegに変わるとPチャネルMOSトランジスタがオンして出力信号hhvx0が出力される。尚、出力信号hnn0はVssであるため、結局非選択ワード線WL31の印加電圧には変化がなくVssが出力されることになる。

[0134]

また、非選択ワード線W L 16352 (下記表 6 における $pre=\lceil H \rfloor$ ,  $sel=\lceil L \rfloor$  に相当)においては、出力信号hrdab0のレベルは $\lceil H \rfloor$  (電源hhvpreはVss)であり、出力信号hhvx511はVssであり、出力信号hnn511はVss(hners)である。そのため、非選択ワード線W L 16352にはVssが出力されることになる。

[0135]

最後に、非選択ワード線WL16383(下記表 6 におけるpre=se1=「L」に相当)においては、出力信号hrdab0のレベルは「L」(電源hnvnegは V neg)であり、出力信号hhvx511はVssであり、出力信号hnn511はVss(hners)である。そのため、非選択ワード線WL16383にはVssが出力されることになる。

## [0136]

以上のごとく、上記選択ワード線あるいは非選択ワード線への出力は上記4つの場合に集約される。以下、これらをまとめて表6に示す。

## 【表6】

プログラム時(電源 hnvnnx がVneg)のロウデコーダの出力信号

pre	sel	制御電圧回路 hrdab	高電圧回路 hhvx	低電圧回路 hnn	ワード線WLへ の出力電圧
L	L	L	Vss	Vss(hners)	Vss
L	Н	L	Vss	Vss→Vneg	Vss
Н	L	Н	Vss	Vss(hners)	Vss
Н	Н	Н	Vss	Vss→Vneg	Vss→Vneg

結果的には、選択ワード線WL0にはVnegが印加され、非選択ワード線WL1~WL16383にはVssが印加されるのである。

# [0137]

表6に示すように上記ロウデコーダ21からワード線WLに電圧を印加すると同時に、メインビット線BLを介して書き込むべきメモリセルのドレインに電圧 Vprg(例えば5V)を印加すると共に、ソースをフローティング状態にする。こうすることで、FNトンネル現象によってフローティングゲートから電子が引き抜かれて当該メモリセルの閾値が2V以下に低下し、プログラム動作が終了するのである。

# [0138]

その後、電源hnvnnxをVnegからVssに戻すことによって、選択されたワード 線WL0への出力をVnegからVssに戻し、電源hhvpre,電源hnvnegおよび入力信 号hnsetをプログラム開始時とは逆のタイミングで最初の状態に戻して行く。こ うすることによって、印加電圧を変えても内部状態は変らないのである。 [0139]

## (2) リード動作モード

この場合も、上記ワード線WL0にコントロールゲートが接続されたメモリセルを読み出す場合について説明する。この場合におけるロウデコーダ21への入力波形および出力波形を図17に示す。

[0140]

図17に示すように、リード動作がスタートすると、先ずアドレスが $a0\sim a1$ 3によってページアドレス PAがセットされる。これによるロウデコーダ21内の信号preおよび信号se1の設定は、上述のプログラム動作と同様である。本例においては、ワード線WL0が選択されるため、信号pre0および信号sel0のレベルは「 $H_J(Vcc)$ となり、他の信号pre1~信号pre31と信号sel1~信号sel511のレベルが「 $L_J(Vss)$ となる。

#### [0141]

一方、上記信号erssetupbはVccに、信号prgsetupはVssに設定する。また、信号hnsetはVccに、電源hnvnegはVssに、電源hhvpreはVccに設定する。尚、リード動作においては、電源hnvneg1はhnvnegと、電源hhvpre1はhhvpreと同じ値を取る。以上のことは、上述のプログラム動作時における初期の設定と同じである。尚、上記プログラム動作の場合では、この後に、Vnegを出力させるために耐圧を考慮してレベル変動を行っている。更に、信号hnersをVssに、信号hhvppをVccに、信号hnvnnxをVssに設定している。

### [0142]

先ず、上記制御電圧回路の動作について述べる。この場合には、信号prgsetupのレベルは「L」(Vss)であるため、ノードn5におけるレベルは上述のプログラム動作の場合とは反転する。したがって、入力信号pre=「H」(Vcc)の場合、出力信号hrdabのレベルは「L」となり、その電位はhnvneg(Vss)となる。一方、入力信号pre=「L」(Vss)の場合には、出力信号hrdabのレベルは「H」となり、その電位はhhvpre(Vcc)となる。

[0143]

次に、上記高電圧回路の動作について述べる。信号wlonのレベルを「L」(Vss)

からアドレス確定後に「H」(Vcc)に立ち上げる。これによって、入力信号sel=「H」(Vcc)の場合には、ノードn6の電位はVccからVssに立ち下がり、ノードn7の電位は信号hhvppのレベルからVssに立ち下がる。その結果、上記出力信号hhvxは、VssからVcc(hhvpp)に立ち上がる。一方、入力信号sel=「L」(Vss)の場合には、信号wlonの変化に拘わらず上記ノードn6のレベルは「H」(Vcc)である。その結果、出力信号hhvxはVssである。

### [0144]

続いて、上記低電圧回路の動作について述べる。入力信号sel=[H](Vcc)の場合には、ノードn9の電位はVssに引き込まれる。その結果、ノードn9の電位はVss((hnvneg)に、ノードn8の電位はVcc((hhvpre))になる。一方、上記入力信号sel=[L](Vss)の場合は上述とは逆の関係になる。ところが、電源hnvnnxおよび電源hnersはVssに設定されているので、出力信号hnnはVssとなる。

### [0145]

以上のことによって、選択ワード線WL0(下記表7におけるpre=sel=「H」に相当)においては、以下のように印加電圧が設定されることになる。すなわち、出力信号hrdab0および出力信号hnn0がVssであるため、出力信号hhvx0がVssからVccに立ち上がるとPチャネルMOSトランジスタがオンする。したがって、選択ワード線WL0への印加電圧はVssからVccに変化する。そして、選択ワード線WL0へのVcc(例えば、3V)の印加によって、この選択ワード線WL0にコントロールゲートが接続されているメモリセルのリードが可能となる。そして、読み出すべきメモリセルのソースに接続されているメインビット線BLには0Vを印加する一方、ドレインに接続されているメインビット線BLには1Vを印加する。そして、上記ドレインに接続されたメインビット線BLを流れる電流をセンス回路(図示せず)で検出することによって、当該メモリセルに保持されたデータを読み取ることができるのである。

# [0146]

一方、非選択ワード線W L  $1 \sim$  W L 16383においては、先ずワード線W L 31(下記表 7におけるpre=「L」,se1=「H」に相当)への出力は次のようになる。すなわち、出力信号hnn0は V ssであり、出力信号hhvx0は V ssから V ccへ立ち上がる。

ところが、出力信号hrdab31はVccであるため、NチャネルMOSトランジスタがオンするので、ワード線WL31への出力はVssを維持することになる。

### [0147]

また、ワード線WL16352(下記表7におけるpre=「H」,se1=「L」に相当)への出力は、出力信号hrdab0,出力信号hhvx511および出力信号hnn511はVssであるためVssレベルを維持する。

## [0148]

さらに、ワード線WL16383(下記表7におけるpre=sel=「L」に相当)への出力は、出力信号hrdab31はVccであるが、出力信号hhvx511および出力信号hnn511がVssのために、Vssレベルを維持する。

## [0149]

以上のごとく、上記選択ワード線あるいは非選択ワード線への出力は上記4つの場合に集約される。以下、これらをまとめて表7に示す。

## 【表7】

リード時(信号 wlon がV∝に変化)のロウデコーダの出力信号

pre	sel	制御電圧回路 hrdab	高電圧回路 hhvx	低電圧回路 hnn	ワード線WLへ の出力電圧
L	L	Vcc	Vss	Vss	Vss
L	Н	Vœ	Vss→Vcc	Vss	Vss
Н	L	Vss	Vss	Vss	Vss
Н	H	Vss	Vss→Vcc	Vss	Vss→Vcc

そして、リード動作が終了すれば、信号wlonをVssに戻すことによって、選択ワード線WL0はVssレベルに戻る。

# [0150]

# (3) イレース動作モード

イレース動作は、第1実施の形態の場合と同様にブロック単位で行われる。ここでは、ブロック 0 (つまり、ワード線W L 0~W L 31がコントロールゲートに接続されているメモリセル)をイレースする場合で説明する。この場合におけるロウデコーダ 2 1 への入力波形および出力波形を図 1 8 に示す。

### [0151]

先ず、イレースセット用信号erssetupのレベルを「L」(Vss)から「H」(Vcc)に立ち上げる。この場合、反転信号であるerssetupbのレベルは逆に「H」(Vcc)から「L」(Vss)に立ち下がる。また、信号xnwlbのレベルは「L」(Vss)であるが、信号xawlbのレベルを「H」(Vcc)から「L」(Vss)に立ち下げる。これによって、第1実施の形態の場合と同様に、プレデコーダの~プレデコーダ31の出力信号pre0~pre31のレベルは、a0~a4の値に拘わらず全て「H」(Vcc)となり、ブロック単位の動作となる。

## [0152]

信号hnsetと電源hnvnegおよび電源hhvpreとは、上述のプログラム時で説明した電圧レベルと同じタイミングでレベルを変換する。但し、上記信号hnsetと電源hnvnegとの最も低い電圧はVneeである点が異なる。一方、電源hhvpre1はイレースセット用信号の反転信号erssetupbがVccからVssに立ち下がる前に、VccからVssにレベルを変える。さらに、電源hnvneg1はVssレベルを維持する。

## [0153]

図18に示すように、イレース動作がスタートすると、アドレス信号 a 0~a13が、上述したプログラム動作およびリード動作の場合と同様に、プレデコーダおよびブロックデコーダに入力される。そして、ブロックアドレス B A がセットされる。但し、信号xawlbのレベルが「L」になっているので、全プレデコーダの出力信号pre0~pre31のレベルはアドレス a 0~a 4の値に拘わらず「H」となる。したがって、ブロックデコーダ 0 の出力信号sel0のレベルが「H」になればブロックの選択されたことになる。つまり、ロウデコーダ 2 1 の動作はブロック単位となりアドレス a 5~a 13によって動作することになる。

## [0154]

先ず、上記制御電圧回路の動作について説明する。上記イレースセット用信号の反転信号erssetupbのレベルが「L」(Vss)になるために、信号preのレベル状態に拘わらず制御電圧回路のNチャネルMOSトランジスタN21,N23はオンとなる。また、入力信号hnsetのレベルは、最初「H」(Vcc)であるため、NチャネルMOSトランジスタN22,N24もオン(後に、入力信号hnsetのレベルが下がるた

めオフとなる)となり、出力信号hrdabのレベルは「L」(Vss)に引っぱられることになる。但し、上述したように、電源hhvpre1および電源hnvneg1はVssに下げられているため、回路上問題はない。したがって、図13から分かるように、イレースセット用信号の反転信号erssetupbのレベルが「L」(Vss)であるため、入力信号prei( $i=0\sim31$ )の値に拘わらず、出力信号hrdabiは全てVssとなる。

## [0155]

次に、上記高電圧回路の動作について説明する。信号prgsetupのレベルは「L」 (Vss)であり、信号wlonのレベルは初期では「L」(Vss)に設定されている。そのため、入力信号selの値に拘わらずノードn6のレベルは「H」(Vcc)となる。その結果、出力信号hhvxはVssとなる。その後に、電源hhvppをVccからVppに立ち上げる。

### [0156]

そうすると、非選択ブロック( $se1=\Gamma L_J(Vss)$ )においては、ノードn6のレベルは $\Gamma H_J(Vcc)$ となって出力信号hhvxはVssとなる。一方、選択ブロック( $se1=\Gamma H_J(Vcc)$ )においては、初期に信号w1onのレベルが $\Gamma L_J(Vss)$ の場合、出力信号hhvxはVssとなる。ところが、信号w1onのレベルが $\Gamma H_J(Vcc)$ に変わるとノードn6のレベルは $\Gamma L_J(Vss)$ となるために、出力信号hhvxはVpp(=電源hhvpp(Vpp))となるのである。

### [0157]

次に、上記低電圧回路の動作について述べる。選択ブロック0に係る低電圧回路 0 (se1=「H」(Vcc))においては、入力信号hnsetのレベルは最初「H」(Vcc)であるため、NチャネルMOSトランジスタN28,N29,N30がオンしてノードn9がVssに引っ張られる。これによって、上述のプログラム時おいて説明したように、ノードn9のレベルは「L」に固定され、その電位は電源hnvnegの変化に伴ってVssからVbbにさらにVneeと変化する。一方、ノードn8のレベルは「H」に固定され、その電位は電源hhvpreの変化に伴ってVccからVssに変化する。

## [0158]

これに対して、非選択ブロックに係る低電圧回路  $1 \sim$  低電圧回路 5 1 1 (sel =  $\lceil L \rfloor (Vss)$ )では、入力信号nsetのレベルは最初 $\lceil H \rfloor (Vcc)$ であるため、nsetの

ネルMOSトランジスタN27,N28,N30がオンして、ノードn8がVssに引っ張られる。これによって、選択ブロック0に係る低電圧回路0の場合とは逆に、ノードn8のレベルが「L」に固定され、その電位が電源hnvnegの変化に伴ってVssからVbbにさらにVneeと変化する。一方、上記ノードn9のレベルは「H」に固定され、その電位は電源hhvpreの変化に伴ってVccからVssに変化する。

## [0159]

そして、電源hnvnnxをVssに一定とし、電源hnersをVssからVneeに落とす。 この落とすタイミングは電源hnvnegをVbbからVneeに下げた後に行う。こうし て、電源hnersをVssからVneeに落とした後、信号wlonをVssからVccに立ち上 げる。この信号wlonがVccである期間が、消去すべきブロックのメモリセルのコ ントロールゲートに接続されたワード線WLにイレース電圧が印加される期間と なる。

#### [0160]

その結果、上記選択ブロック 0 の出力信号hnn0( $se1=\Gamma H_J(Vcc)$ , J-Fn8はVss, J-Fn9はVnee)は、最初電源hnersがVssの場合はVssであるが、次いで電源hnersがVneeに変換されるEPチャネルMOSトランジスタEP13がオンして、Vss(= 電源hnvnnx(Vss))が出力されることになる。また、その他の出力信号 $hnn1\sim hnn511$ ( $se1=\Gamma L_J(Vss)$ , J-Fn8はVnee, J-Fn9はVss)は、最初電源hnersがVssの場合はVssであるが、次いで電源hnersがVneeに変換されるとNチャネルMOSトランジスタN31がオンし、Vnee(= 電源hners(Vnee))が出力されることになる。

## [0161]

上述のように設定された各信号および電源がロウデコーダ21のドライバ部2 2に入力される。ここで、既に説明したように全制御電圧回路の出力信号hrdab0~hrdab31はVssであり、選択ブロック0の高電圧回路0(se1=「H」(Vcc))の出力信号hhvx0は、電源hhvppの変化と信号wlonのレベルが「H」(Vcc)であることに伴って、VssからVppに変化する。一方、非選択ブロック1~非選択ブロック5 11に係る高圧電圧回路1~高圧電圧回路511(sel=「L」(Vss))の出力信号hhvx1~hhvx511は、Vssレベルを維持する。 [0162]

また、上記選択ブロックに係る低電圧回路 0 の出力信号hnn0は Vssを維持し、 非選択ブロックの高圧電圧回路 1 ~高圧電圧回路 5 1 1 の出力信号hnn1~hnn511 は、電源hnersの変化に伴って Vssから Vneeに変化する。

[0163]

これによって、上記選択ブロック 0 のドライバにおいては、ワード線WL0には、最初 V ssが出力され、次いで出力信号hhvx0が V ssから V ppに立ち上がると P チャネルM O S トランジスタがオンして、 V ppが出力される。一方、非選択ブロック 1 ~非選択ブロック 5 1 1 のドライバにおいては、最初ワード線WL32~WL16383には V ssが出力され、次いで出力信号hnn1~hnn511が V ssから V neeに立ち下がるとNチャネルM O S トランジスタがオンして、 V neeが出力される。

[0164]

そして、上記選択ブロック 0 のワード線W L に上記コントロールゲートが接続されたメモリセルの消去が完了すると、信号wlonを V ccから V ssに戻す。そうすると、ワード線W L 0~W L 31は V ppから V ssに戻る。次に、電源hnersを V neeから V ssに戻すと、これによってワード線W L 32~W L 16383は V neeから V ssに戻る。

[0165]

その後、信号hnset,電源hnvneg,電源hhvpreを、上述とは逆のタイミングで元に戻して行く。尚、電源hhvppは、イレース時には信号wlonがVssからVccに変化する前にVccからVppに立ち上げ、イレース終了時には信号wlonがVssに戻った後にVppからVccに戻してもよいが、電源hhvppの変化のタイミングは特に規定する必要はない。

[0166]

以後、信号xawlbのレベルを「L」(Vss)から「H」(Vcc)に戻し、電源erssetupのレベルを「H」(Vcc)から「L」(Vss)に戻した後、電源hhvpre1をVssからVccに戻すのである。

[0167]

以上述べたイレース動作時におけるロウデコーダ21の各回路の入出力信号お

よびワード線WLへの出力の電圧をまとめて表8に示す。ここでは、sel=「H」は選択ブロックを表し、sel=「L」は非選択ブロックを表わしている。

## 【表8】

イレース時(信号 wlon がVss→Vcc に変化)のロウデコーダの出力信号

pre	sel	制御電圧回路 hrdab	高電王回路 hhvx	低電圧回路 hnn	ワード線WL への出力電圧
Н	L	Vss	Vss	Vss→Vnee(hners)	Vss→Vnee
Н	Н	Vss	Vss→Vpp	Vss	Vss→Vpp

### [0168]

上述のようなロウデコーダ21の動作によって、選択ブロック0のワード線W  $L0\sim$ WL31にはVppが印加される。さらに、メインビット線BLを介して、メモリセルのドレイン,ソースおよびメモリセルアレイ内の基板(ウェル)にはVnee を印加する。こうすることによって、選択ブロック0内のメモリセルでは、FNトンネル現象によってチャネル層からフローティングゲートに電子が注入されてメモリセルの閾値が上昇し、4V以上になればイレース動作が終了する。

## [0169]

一方、非選択ブロック1~非選択ブロック511では、ワード線WL32~WL 16383にはVneeが印加される。一方、メインビット線BLおよび基板(ウェル)には、選択ブロック0内のメインビット線BLおよび基板(ウェル)と共通であるためVneeが印加されている。したがって、非選択ブロック1~非選択ブロック51においては、各メモリセルのコントロールゲート,ドレイン,ソースおよび基板(ウェル)に同一電圧Vneeが印加され、イレース時の基板ディスターブは受けないことになる。

# [0170]

その結果、上記ロウデコーダ21を用いることによって、図2に示すごとく、ディスターブ時間の累計が10<sup>6</sup>secを越えても、イレース時の基板デイスターブの影響を受け易い閾値の低いメモリセル(プログラム状態)でも閾値電圧Vtの変動は殆ど無く、誤読み出しが起こらない信頼性の高い不揮発性半導体記憶装置を実現することができる。さらに、非選択ブロックのワード線が基板(ウェル)と同

電位であるので、イレース時に関係する容量を削減することができ、チャージポンプのレイアウト面積を小さくすることができる。

### [0171]

また、本実施の形態においては、上記ロウデコーダ21におけるドライバ部2 2の各ドライバをPチャネルMOSトランジスタとNチャネルMOSトランジスタの2個のトランジスタで構成している。したがって、2個のPチャネルMOSトランジスタと2個のNチャネルMOSトランジスタの4個のトランジスタで構成している第1実施の形態の場合よりも各ドライバが占める面積を低減できる。

## [0172]

最後に、本実施の形態において、電圧や信号レベルを変換することによって耐 圧の低いトランジスタの使用を可能にしているのであるが、次にこの点について 詳細に説明する。

### [0173]

上記ロウデコーダ21においては、選択ワード線WLあるいは非選択ワード線WLに、Vpp(例えば、10V)からVnee(例えば、-8V)までの間の電圧を出力する。したがって、このままでは、使用するトランジスタはマージンを含めて18V以上の耐圧を必要とし、耐圧を持たせるためにソース領域をDDD(ダブル・ドープド・ドレイン)構造あるいはLDD(ライトリイ・ドープド・ドレイン)構造とすることによって、トランジスタサイズが大きくなってしまう。

#### [0174]

そこで、以下に説明するような電圧や信号レベルの変換を行うことによって、 低耐圧のトランジスタの使用を可能にするのである。ここでは、第2実施の形態 におけるイレース動作に従って説明する。

### [0175]

上記ロウデコーダ21の各部において要求されるトランジスタの耐圧は、次の通りである。先ず、上記制御電圧回路においては入力信号hnsetによる8Vの耐圧、上記高電圧回路においては電源hhvppによる10Vの耐圧、上記低電圧回路においてはレベルを変換していることから電源hhvpreと電源hnvnegとの最大差である(Vcc-Vbb)の9Vの耐圧、ドライバにおいては(Vpp-Vss)の10Vの耐

圧が要求されるため、したがって、第2実施の形態で使用されるトランジスタは 18V以上ではなく、10V以上の耐圧を持てばよいことになる。

[0176]

第2実施の形態におけるイレース動作(図18を参照)においては、信号hnset や電源hhvpre,hnvnegの電位変換のタイミング間隔t1,t2,t3,t4,t5,t6,t7 を 500 nsec前後としている。他の信号や電源の電位変換のタイミングも同様の間隔で行っている。

[0177]

上述したように、耐圧の比較的低いトランジスタを使用可能であると言うことは、先に述べたようにトランジスタのサイズを小さくできることを意味し、ロウデコーダ21をレイアウトする際に各ドライバをメモリセルアレイのワード線W Lの配列ピッチに合わせることが容易になる。また、トランジスタの耐圧が低くてよいため、各トランジスタのゲート厚を薄くして高速化を図ることも可能である。

[0178]

尚、上記プログラム動作、リード動作およびイレース動作時に使用される具体的電圧値や、信号および電源のレベル変更時における電圧やタイミングは、上記各実施の形態に限定されるものではなく適宜変更しても差し支えない。また、上記各実施の形態における制御電圧回路においては、電源にhhvpre1とhnvneg1とを用いて説明している。しかしながら、電源hhvpreおよび電源hnvnegをラッチ回路Aおよびラッチ回路Bの電源とし、プログラム動作時およびリード動作時にはそのままラッチ回路Aおよびラッチ回路Bから出力する。一方、イレース動作時にはテッチ回路Aおよびラッチ回路Bからの出力を切り離し、出力信号hrda、出力信号hrdaがよびラッチ回路Bからの出力を切り離し、出力信号hrda、出力信号hrdaの端子電圧をVssに引き込むスイッチ素子を設けてもよい。

[0179]

また、上記各実施の形態においては、イレース動作時において、上記非選択ワード線に基板(ウェル)と同じ負の電圧を印加して両者を同電位にしているが、この発明はこれに限定されるものではない。要は、上記非選択ワード線に印加する電圧は、基板(ウェル)に印加される負の電圧以上の負の電圧であって、然も、基

板(ウェル)との電位差が基板ディスターブを受けない電位差であればよいのである。

[0180]

### 【発明の効果】

以上より明らかなように、第1の発明の不揮発性半導体記憶装置の消去方法では、電気的に情報の書き込みおよび消去が可能な浮遊ゲート電界効果トランジスタが基板(ウェル)上にマトリクス状に配置された不揮発性半導体記憶装置の消去にFNトンネル現象を用い、その際に、上記基板(ウェル)に負の第1電圧を印加すると共に選択行線には正の電圧を印加する一方、非選択行線には負の第2電圧を印加するので、上記基板(ウェル)と非選択行線との両方に負の電圧を印加できる。したがって、上記基板(ウェル)への印加電圧と非選択行線への印加電圧とを基板ディスターブを受けないように設定すれば、不揮発性半導体記憶装置に対して繰り返して書き換えを行っても書き込み状態のメモリセルの閾値電圧の上昇を防止できる。すなわち、この発明によれば、上記書き込み状態のメモリセルに対する誤読み出しを防止できる。

### [0181]

さらに、上記基板(ウェル)と非選択行線との電位差が従来よりも小さくなるので、上記基板(ウェル)と非選択行線との間の電気的容量を小さくできる。したがって、上記基板(ウェル)に負電圧を供給するチャージポンプのレイアウト面積を小さくすることが可能になる。

### [0182]

また、上記第1の発明における上記負の第2電圧の絶対値を負の第1電圧の絶対値よりも小さくすれば、非消去メモリセルの誤動作を防止できる。さらに、上記負の第2電圧の絶対値を負の第1電圧の絶対値に等しくすれば、上記基板(ウェル)の電圧と上記非選択行線の電圧とを同じにして上記基板ディスターブを完全に防止できる。

### [0183]

また、第2の発明のロウデコーダは、消去モード時に、選択電圧出力手段によって選択電圧を出力し、非選択電圧出力手段によって非選択電圧を出力し、印加

電圧選択手段によって、制御電圧出力手段からの制御電圧に基づいて上記選択電圧または非選択電圧の何れかを選択して、上記選択電圧を選択ワード線に出力する一方、上記非選択電圧を非選択ワード線に出力するので、基板(ウェル)に印加する電圧を負の第1電圧とし、上記選択電圧を正の電圧とし、上記非選択電圧を負の第2電圧とした場合、上記両負の電圧の値を基板ディスターブを受けないように設定することによって、書き換えを繰り返し行う際における書き込みメモリセルの閾値電圧の上昇を防止できる。したがって、上記書き込みメモリセルの誤読み出しを防止して、書き換え回数の保証の拡大を図ることができる。

## [0184]

さらに、上記基板(ウェル)と非選択ワード線の電圧差を従来よりも小さくすることができ、上記基板(ウェル)と非選択ワード線との間の電気的容量を小さくして、当該容量への充放電に必要な電流を減少できる。したがって、上記基板(ウェル)に供給する負電圧を発生するチャージポンプ回路の供給能力を軽減し、チャージポンプ回路の面積を縮小できる。

### [0185]

また、第3の発明のロウデコーダは、消去モード時に、高電圧出力手段によって所定電圧以上の高電圧を出力し、低電圧出力手段によって上記高電圧より低い低電圧を出力し、印加電圧選択手段によって、制御電圧出力手段からの制御電圧に基づいて上記高電圧または低電圧の何れかを選択して、上記高電圧を選択電圧として選択ワード線に出力する一方、上記低電圧を非選択電圧として非選択ワード線に出力するので、基板(ウェル)に印加する電圧を負の第1電圧とし、上記選択電圧を正の電圧とし、上記非選択電圧を負の第2電圧とした場合、上記両負の電圧の値を基板ディスターブを受けないように設定することによって、書き換えを繰り返し行う際における書き込みメモリセルの閾値電圧の上昇を防止できる。したがって、上記書き込みメモリセルの誤読み出しを防止できる。また、上記基板(ウェル)と非選択ワード線との間の電気的容量を小さくして上記基板(ウェル)用の負電圧を発生するチャージポンプ回路の面積を縮小できる。

# [0186]

さらに、上記高電圧出力手段の出力電圧は、上記低電圧出力手段から出力電圧

よりも常時高く設定されている。したがって、上記印加電圧選択手段による上記 高電圧あるいは低電圧の選択動作を第2の発明の場合よりも簡単にできる。すな わち、この発明によれば、上記印加電圧選択手段の構成を上記第2の発明の場合 よりも簡単にして、上記印加電圧選択手段が占める面積を小さくできる。

## [0187]

また、上記第2あるいは第3の発明においては、上記消去モード時における上記選択電圧を正の電圧とする一方、上記非選択電圧を負の電圧とし、上記非選択電圧の絶対値を上記不揮発性半導体記憶装置の基板(ウェル)に印加される負の電圧の絶対値よりも小さくすれば、非消去メモリセルの誤動作を防止できる。さらに、上記非選択ワード線に印加する非選択電圧の絶対値を上記基板(ウェル)に印加する電圧の絶対値と同じにすれば、上記基板(ウェル)と非選択ワード線とに同じ電圧を印加して上記基板ディスターブを完全に防止できる。

## 【図面の簡単な説明】

- 【図1】 この発明の不揮発性半導体記憶装置の消去方法が適用されるACT型フラッシュメモリのアレイ構成を示す図である。
- 【図2】 この発明のイレース方法による非選択ブロックに対する累積印加時間と閾値電圧との関係を示す図である。
- 【図3】 この発明のイレース方法を可能にするロウデコーダのブロック図である。
  - 【図4】 図3における制御電圧回路0の回路図である。
  - 【図5】 図3における選択電圧回路0の回路図である。
  - 【図6】 図3における非選択電圧回路0の回路図である。
  - 【図7】 図3におけるブロックデコーダ0の回路図である。
  - 【図8】 図3におけるプレデコーダ0の回路図である。
- 【図9】 図3に示すロウデコーダにおけるプログラム動作時の入力波形および出力波形を示す図である。
- 【図10】 図3に示すロウデコーダにおけるリード動作時の入力波形および出力波形を示す図である。
  - 【図11】 図3に示すロウデコーダにおけるイレース動作時の入力波形お

よび出力波形を示す図である。

【図12】 図3とは異なるロウデコーダのブロック図である。

【図13】 図12における制御電圧回路0の回路図である。

【図14】 図12における高電圧回路0の回路図である。

【図15】 図12における低電圧回路0の回路図である。

【図16】 図12に示すロウデコーダにおけるプログラム動作時の入力波 形および出力波形を示す図である。

【図17】 図12に示すロウデコーダにおけるリード動作時の入力波形および出力波形を示す図である。

【図18】 図12に示すロウデコーダにおけるイレース動作時の入力波形 および出力波形を示す図である。

【図19】 ACT型フラッシュメモリにおけるメモリセルの断面を示す模式図である。

【図20】 従来のイレース方法による非選択ブロックに対する累積印加時間と閾値電圧との関係を示す図である。

【図21】 ACT型フラッシュメモリ素子の断面を示す模式図である。

【符号の説明】 11,21…ロウデコーダ、

12,22…ドライバ部、

14…選択電圧回路部、

16,26…プレデコーダ部、

24…高電圧回路部、

WL…ワード線、

SBL…サブビット線、

13,23…制御電圧回路部、

15…非選択電圧回路部、

17,27…ブロックデコーダ部、


25…低電圧回路部、

BL…メインビット線、


SG…ゲート線。

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




# 【図7】




# 【図8】




【図9】




【図10】




【図11】




【図12】




[図13]




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】



[図20]



【図21】



【書類名】 要約書

【要約】

【課題】 イレース時の基板ディスターブによる誤読み出しを防止する。

【解決手段】 ブロック 0 をイレースする場合は、選択ワード線W L 0~W L 31には電圧 V ppを印加する一方、基板(ウェル)およびサブビット線 S B L 0~S B L 4096の各々には電圧 V negを印加する。また、非選択ブロック 1 のワード線W L 32~W L 63には電圧 V negを印加する一方、基板(ウェル)およびサブビット線 S B L には電圧 V negを印加する。こうして、非選択ブロック 1 内の全メモリセルのコントロールゲート,ソース,ドレインおよび基板(ウェル)の総てに電圧 V negを印加して同電位にする。したがって、リード時に誤リードすることはない。さらに、非選択ワード線W L と基板(ウェル)との間の容量を無視することができ、負電圧供給用のチャージポンプの占有割合を従来の 9 0 %以上削減することができる。

【選択図】 図1

# 出願人履歴情報

識別番号

[000005049]

1.変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

大阪府大阪市阿倍野区長池町22番22号

氏 名

シャープ株式会社